Патенты с меткой «матриц»
Расширительная матрица для изготовления металлических емкостей и система матриц
Номер патента: 18405
Опубликовано: 30.07.2013
Авторы: Дик Роберт И., Майерс Гэри Л., Федуса Энтони
МПК: B21D 51/26, B65D 1/16
Метки: матриц, расширительная, матрица, изготовления, емкостей, металлических, система
Формула / Реферат:
1. Расширительная матрица для изготовления металлических емкостей, содержащаярабочую поверхность, выполненную с возможностью расширения диаметра металлической емкости, имеющей закрытое дно, причем рабочая поверхность содержит постепенно расширяющуюся часть и поясок; ичасть с выточкой;причем поясок расположен между постепенно расширяющейся частью и частью с выточкой и наружный диаметр пояска является максимальным диаметром матрицы;причем часть с...
Способ закалки матриц разделительных штампов
Номер патента: 17502
Опубликовано: 30.01.2013
Автор: Вершина Алексей Константинович
МПК: C21D 1/10
Метки: разделительных, способ, штампов, матриц, закалки
Формула / Реферат:
Способ закалки матриц разделительных штампов преимущественно из инструментально-углеродистой стали, включающий предварительное нанесение по закаливаемому контуру токопроводящей массы, индукционный нагрев посредством индуктора, погруженного в закалочную жидкость, и охлаждение, отличающийся тем, что токопроводящую массу наносят на поясок рабочего окна матрицы местно на переходных участках режущего контура матрицы, а в качестве токопроводящей массы...
Способ иерархического кэширования конфигурационных данных потоковых процессоров и микросхем с двух- или многомерной структурой расположения программируемых ячеек (программируемых пользователем вентильных матриц (ппвм), динамически программируемых вентильных матриц (дпвм) и т.п.)
Номер патента: 3406
Опубликовано: 24.04.2003
Авторы: Форбах Мартин, Мюнх Роберт
МПК: G06F 15/78
Метки: расположения, дпвм, микросхем, кэширования, способ, структурой, данных, т.п, конфигурационных, пользователем, матриц, потоковых, вентильных, многомерной, динамически, двух, ппвм, процессоров, ячеек, иерархического, программируемых
Формула / Реферат:
1. Способ кэширования команд в состоящих из нескольких арифметическо-логических устройств (АЛУ) микропроцессорах и в микросхемах с двух- или многомерной структурой расположения ячеек (например, программируемых пользователем вентильных матриц (ППВМ), динамически программируемых вентильных матриц (ДПВМ), потоковых процессоров (ПП) и т.п.), отличающийся тем, что 1.1. несколько ячеек и арифметическо-логических устройств (конфигурируемых элементов...