Устройство и способ демодуляции многоуровневого сигнала.

1 Область техники Настоящее изобретение относится к устройству и способу демодуляции многоуровневого сигнала, чья амплитуда модулируется несколькими уровнями. Предшествующий уровень техники В настоящее время в области радиосвязи для увеличения скорости передачи данных используется система модуляции с несколькими несущими. Например, в Японии в радиопейджинговой системе, которая стандартизирована как "RCR STD-43", в качестве системы модуляции сигнала принята четырехуровневая FSK(частотная манипуляция). Далее, в случае, когда необходимо записать данные в такую среду записи, как оптический диск и подобное, то для записи данных с высокой плотностью используется система многоуровневой модуляции. Для демодуляции промодулированного сигнала с несколькими несущими, вообще, промодулированный сигнал с несколькими несущими преобразуется в многоуровневый сигнал напряжения, т.е. в РАМ (амплитудноимпульсная модуляция) сигнал посредством частотного дискриминатора и подобного. Затем сигнал напряжения сравнивается с несколькими пороговыми напряжениями. В качестве примера отметим следующие два хорошо известных способа демодуляции четырехуровневого сигнала,промодулированного посредством FSK. В соответствии с первым способом, посредством частотного дискриминатора из четырехуровневого FSK сигнала воспроизводится четырехуровневый аналоговый сигнал. Воспроизведенный сигнал сравнивается с тремя пороговыми напряжениями, которые устанавливаются заранее для получения в результате демодуляции четырехуровневых цифровых данных. Второй способ, в основном, аналогичен первому в том, что воспроизведенный четырехуровневый аналоговый сигнал сравнивается с тремя пороговыми напряжениями для получения в результате демодуляции четырехуровневых цифровых данных. Причем эти три пороговых напряжения не являются фиксированными напряжениями, а изменяются в соответствии с принимаемым сигналом. Более конкретно, в соответствии со вторым способом, из воспроизведенного частотным дискриминатором четырехуровневого сигнала, детектором выделяется максимальное напряжение данных и минимальное напряжение данных и выделенные напряжения обоих уровней подаются на выход. Между двумя выводами детектора для подачи напряжения, т.е. между выводом для подачи максимального напряжения данных и между выводом для подачи минимального напряжения данных, последовательно включены четыре резистора. С точек соединения этих четырех резисторов снимается 17, 50 и 83% напряжения разности потенциалов между максимальным напряжением данных и минимальным напряжени 000985 2 ем данных. Причем эти три промежуточных напряжения определяются как три пороговых напряжения. В соответствии с первым способом эти три пороговых напряжения фиксируются соответствующим образом. Таким образом, когда местный генератор имеет сдвиг, т.е. когда частота принятого и воспроизведенного сигнала не совпадает с частотой местного генератора или когда наблюдаются колебания характеристик и т.д. элементов схемы, составляющих частотный дискриминатор и т.д., то возникает проблема,связанная с тем, что многоуровневый сигнал не может быть корректно демодулирован. То есть четырехуровневый аналоговый сигнал должен быть воспроизведен частотным дискриминатором так, чтобы четыре уровня сигнала располагались на равных интервалах и точно посередине между крайними пороговыми величинами,как показано на фиг. 1 А. Однако в случае, когда существует местный сдвиг, то возникает проблема, связанная с тем, что суммарная величина воспроизведенного сигнала сдвигается в направлении высокого уровня или низкого уровня. Например, когда суммарная величина в большой степени сдвигается в направлении края высокого уровня, как показано на фиг. 1B, то все уровни сигнала получаются выше, чем третий пороговый уровень. В результате демодуляции сигналов, вместо положенных "10", "01" и "00" получается "11", "10" и "01" так, что данные не могут демодулироваться правильно. Далее, когда наблюдаются колебания и т.д. характеристик элементов схемы, то амплитуда четырехуровневого воспроизведенного регенерированного аналогового сигнала искажается целиком или частично. На фиг. 1 С показан пример случая, когда амплитуда четырехуровневого сигнала искажается полностью. В этом случае в результате демодуляции данных вместо положенного "11" и "00" получается "10" и "01", так что эти данные не могут демодулироваться правильно. На фиг. 1D показан пример случая, когда амплитуда четырехуровневого аналогового сигнала искажается частично. В этом случае, в результате демодуляции данных, вместо положенного "00" получается "01" так, что данные не могут демодулироваться правильно. В соответствии с указанным выше вторым способом, три пороговых напряжения изменяются в соответствии с принимаемым сигналом. Соответственно, теоретически в каждом из случаев, когда существует локальный сдвиг и искажение амплитуды, имеется возможность правильной демодуляции многоуровневого сигнала. Однако в качестве элемента для получения трех пороговых напряжений используется резистор. Так как каждый из резисторов неизбежно имеет более или менее искаженное значение сопротивления, то фактически почти невозможно получить 17, 50 и 83% напряжения разности потенциалов между максимальным и мини 3 мальным напряжением данных для этих трех пороговых напряжений. Соответственно предполагается, что имеется несбалансированное искажение амплитуды четырехуровневого аналогового сигнала, воспроизводимого частотным дискриминатором. Так как первое пороговое напряжение и третье пороговое напряжение испытывают влияние колебаний величины сопротивления, то первое и второе пороговое напряжение становятся ниже второго уровня принятого сигнала или выше третьего уровня принятого сигнала. На фиг. 1 Е показан пример случая,когда третье пороговое напряжение сдвинуто к краю высокого уровня, как показано пунктирной линией. В этом случае в результате демодуляции данных вместо "01" получается "00", так что эти данные не могут правильно демодулироваться. Соответственно задачей, положенной в основу настоящего изобретения, является создание устройства и способа демодуляции многоуровневого сигнала, в соответствии с которым можно правильно демодулировать многоуровневый сигнал, не испытывая влияния колебаний характеристик элементов схемы. Соответствующей задачей, решаемой настоящим изобретением, является создание устройства и способа демодуляции многоуровневого сигнала, который был бы настолько невосприимчив к колебаниям амплитуды, чтобы можно было правильно демодулировать многоуровневый сигнал, без сдвига уровня, даже в случае однородного или несбалансированного искажения амплитуды. Краткое описание изобретения В соответствии с первым аспектом настоящего изобретения, устройство демодуляции многоуровневого сигнала, содержащее- устройство для преобразования входного аналогового сигнала, чья амплитуда промодулирована несколькими уровнями, в цифровой сигнал;- устройство для хранения упомянутого цифрового сигнала, полученного упомянутым устройством преобразования;- устройство для вычисления совокупности данных пороговых значений в соответствии с упомянутым цифровым сигналом, который хранится в упомянутом устройстве памяти; а также- устройство для демодуляции упомянутого цифрового сигнала, получаемого посредством упомянутого устройства преобразования в соответствии с совокупностью данных пороговых значений, вычисленных упомянутым устройством вычисления, для получения сигнала,соответствующего уровню упомянутого цифрового сигнала. В соответствии с этим устройством модуляции входной аналоговый сигнал, чья амплитуда промодулирована несколькими уровнями,преобразуется в цифровой сигнал в соответствии с уровнем аналогового сигнала. Следова 000985 4 тельно, возможно правильно демодулировать многоуровневый сигнал, не испытывая влияния колебаний характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без смещения уровня даже в случае однородного несбалансированного искажения. В соответствии со вторым аспектом настоящего изобретения устройство демодуляции многоуровневого сигнала, содержащее- устройство для преобразования входного аналогового сигнала, чья амплитуда промодулирована несколькими уровнями в цифровой сигнал;- устройство для хранения упомянутого цифрового сигнала, получаемого упомянутым устройством преобразования, где выполняется заранее установленное условие;- устройство для расчета совокупности данных порогового значения для оценки уровня упомянутого цифрового сигнала в соответствии с упомянутым цифровым сигналом, который хранится в упомянутом устройстве памяти; а также- устройство демодуляции самого последнего цифрового сигнала, получаемого посредством упомянутого устройства преобразования в соответствии с совокупностью данных пороговых значений, вычисленных посредством упомянутого устройства вычисления для получения сигнала, соответствующего уровню упомянутого цифрового сигнала, упомянутое устройство демодуляции, проверяющее выполняется ли упомянутое, заранее установленное требование,когда уровень упомянутого цифрового сигнала превышает данные максимального порогового значения или ниже данных минимального порогового значения из упомянутой совокупности данных пороговых значений так, чтобы имелась возможность исправления упомянутого цифрового сигнала, хранимого в упомянутом устройстве памяти посредством использования самого последнего цифрового сигнала. Соответственно входной аналоговый сигнал, чья амплитуда промодулирована несколькими уровнями, демодулируется в соответствии с уровнем аналогового сигнала после преобразования аналогового сигнала в цифровой сигнал. Далее, когда уровень цифрового сигнала превышает максимальное пороговое значение или ниже минимального порогового значения,то выделяется уровень цифрового сигнала. Соответственно, имеется возможность правильной демодуляции, не испытывая влияние колебаний характеристик элементов схемы. Далее имеется возможность правильной демодуляции без смещения уровня даже в случае однородного или несбалансированного искажения. В соответствии с третьим аспектом настоящего изобретения, используется устройство в соответствии со вторым аспектом, где устройство памяти хранит совокупность предыдущих 5 цифровых сигналов, которые удовлетворяют заранее определенному условию. В соответствии с третьим аспектом совокупность предыдущих пороговых значений получается из совокупности цифровых сигналов,которые имеют более высокий уровень, чем максимальное пороговое значение или более низкий уровень, чем минимальное пороговое значение. Поэтому имеется возможность правильной демодуляции, не испытывая влияния от колебаний характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного или несбалансированного искажения. В соответствии с четвертым аспектом настоящего изобретения способ демодуляции многоуровневого сигнала, содержащий следующие шаги:- осуществляют преобразование входного аналогового сигнала, чья амплитуда промодулирована несколькими уровнями в цифровой сигнал;- сохраняют упомянутый цифровой сигнал,полученный на упомянутом шаге преобразования;- осуществляют расчет совокупности данных пороговых значений в соответствии с упомянутым цифровым сигналом, который сохраняется на упомянутом шаге сохранения; а также- осуществляют демодуляцию упомянутого цифрового сигнала, полученного на упомянутом шаге преобразования, в соответствии с совокупностью данных пороговых значений, рассчитанных на упомянутом шаге расчета в сигнал, соответствующий уровню упомянутого цифрового сигнала. Соответственно, входной аналоговый сигнал, чья амплитуда промодулирована несколькими уровнями, демодулируется в соответствии с уровнем сигнала после преобразования аналогового сигнала в цифровой сигнал. Поэтому имеется возможность правильной демодуляции,не испытывая влияния колебаний характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного или несбалансированного искажения. В соответствии с пятым аспектом настоящего изобретения способ демодуляции многоуровневого сигнала, состоящий из шагов:- преобразуют входной аналоговый сигнал,чья амплитуда промодулирована несколькими уровнями, в цифровой сигнал;- хранят упомянутый цифровой сигнал,полученный на упомянутом шаге преобразования, при выполнении заранее установленного требования;- осуществляют вычисление совокупности данных пороговых значений для оценки уровня упомянутого цифрового сигнала в соответствии с упомянутым цифровым сигналом, сохраненным на упомянутом шаге сохранения; а также- осуществляют демодуляцию последнего цифрового сигнала, полученного на упомянутом шаге преобразования в соответствии с совокупностью данных пороговых значений, рассчитанных на упомянутом шаге расчета в сигнал в соответствии с уровнем упомянутого цифрового сигнала, на упомянутом шаге демодуляции проверяется, выполняется ли заранее установленное условие, когда уровень упомянутого цифрового сигнала превышает данные максимального порогового значения или ниже данных минимального порогового значения из упомянутой совокупности данных пороговых значений так, чтобы иметь возможность исправлять упомянутый цифровой сигнал, сохраненный на упомянутом шаге сохранения путем использования самого последнего цифрового сигнала. Соответственно, входной аналоговый сигнал, чья амплитуда промодулирована несколькими уровнями, демодулируют в соответствии с уровнем сигнала после преобразования аналогового сигнала в цифровой сигнал. Далее, когда уровень цифрового сигнала превышает максимальное пороговое значение или ниже минимального порогового значения, выбирают уровень цифрового сигнала. Поэтому имеется возможность правильной демодуляции, не испытывая влияние колебаний характеристик элементов схемы. Далее имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного или несбалансированного искажения. В соответствии с шестым аспектом настоящего изобретения используется способ в соответствии с пятым аспектом, в котором упомянутый шаг сохранения содержит подшаг сохранения совокупности предыдущих цифровых сигналов, удовлетворяющих заранее установленному условию. В соответствии с шестым аспектом совокупность пороговых значений получается из совокупности предыдущих цифровых сигналов,имеющих более высокий уровень, чем максимальное пороговое значение, или имеющих более низкий уровень, чем минимальное пороговое значение. Поэтому имеется возможность правильной демодуляции, не испытывая влияние от колебаний характеристик элементов схемы. Далее имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного или несбалансированного искажения. Другие решаемые задачи и преимущества настоящего изобретения будут описаны далее и частично станут понятны из описания или могут быть получены во время практического использования настоящего изобретения. Задачи, решаемые изобретением, и преимущества настоящего изобретения могут быть реализованы и получены посредством инструментария и комбинаций, конкретно указанных в прилагаемой формуле изобретения. 7 Краткое описание чертежей На прилагаемых чертежах, которые образуют часть описания, показаны предпочтительные в настоящее время исполнения настоящего изобретения, которые совместно с данным выше общим описанием и приведенным ниже детальным описанием предпочтительных исполнений,служат для пояснения принципов настоящего изобретения, показано на фиг. 1 А-1 Е - взаимосвязь между стандартной формой волны принятого сигнала и формой волны, имеющей локальный сдвиг или искажение амплитуды; на фиг. 2 - блок-схема, показывающая пример радиоприемника, имеющего устройство демодуляции многоуровневого сигнала в соответствии с настоящим изобретением; на фиг. 3 - блок-схема, показывающая структуру демодулирующей части устройства демодуляции многоуровневого сигнала в соответствии с первым исполнением настоящего изобретения; на фиг. 4 - взаимосвязь между воспроизведенными данными и первым, вторым и третьим пороговыми уровнями устройства демодуляции многоуровневого сигнала в соответствии с вторым исполнением настоящего изобретения; на фиг. 5 - блок-схема, показывающая структуру демодулирующей части устройства демодуляции многоуровневого сигнала в соответствии со вторым исполнением настоящего изобретения; на фиг. 6 - блок-схема, показывающая структуру демодулирующей части устройства демодуляции многоуровневого сигнала в соответствии с третьим исполнением настоящего изобретения; на фиг. 7 - блок-схема, показывающая структуру демодулирующей части устройства демодуляции многоуровневого сигнала в соответствии с четвертым исполнением настоящего изобретения. Наилучший режим осуществления настоящего изобретения Теперь будет описано предпочтительное исполнение устройства демодуляции многоуровневого сигнала со ссылкой на прилагаемые чертежи. Первый вариант воплощения Фиг. 2 является блок-схемой, показывающей вариант воплощения радиоприемника,имеющего устройство демодуляции многоуровневого сигнала в соответствии с настоящим изобретением. Радиоприемник 1 используется для приема сообщения, которое используется,например, в радиопейджинговых системах. Радиоприемник 1 имеет антенну 10, приемную часть 11, аналого-цифровой преобразователь 12,демодулирующую часть 13, ЦП 14, дисплейную часть 15, часть сигнализации 16, пульт управления для ввода 17, память сообщений 18, бата 000985 8 рею 19, регулятор потребляемой мощности 20 и так далее. Антенна 10 принимает радиосигнал, передаваемый от базовой станции компании, предоставляющей пэйджинговые услуги и т.д. (не показано) и передает принятый сигнал на приемную часть 11. Радиосигнал, принимаемый от базовой станции, является радиосигналом, промодулированным цифровыми данными, например четырехуровневым FSK сигналом. Приемная часть 11 включает частотный дискриминатор и т.д. так, что принятый четырехуровневыйFSK сигнал может быть воспроизведен как четырехуровневый сигнал аналоговых данных,например, как четырехуровневый РАМ (амплитудно-импульсная модуляция) сигнал, который передается на аналого-цифровой преобразователь 12. Аналого-цифровой преобразователь 12 переводит в цифровую форму четырехуровневый аналоговый сигнал данных, передаваемый от приемной части 11, и передает этот сигнал в цифровой форме на демодулирующую часть 13. В соответствии с первым вариантом воплощения четырехуровневый аналоговый сигнал данных преобразуется в 8-разрядный цифровой сигнал данных, который должен передаваться на выход. Демодулирующая часть 13 сравнивает 8-разрядный сигнал цифровых данных, передаваемый от аналого-цифрового преобразователя 12, с тремя пороговыми значениями (с первым,вторым и третьими пороговыми значениями,как описано ниже). Таким образом, получаются демодулированные данные в дибитной форме(2-разрядный блок) и передаются на ЦП 14. Далее, демодулирующая часть 13 тоже управляется ЦП 14. ЦП 14 является блоком, таким как микрокомпьютер и т.д., для управления работой периферийными устройствами в соответствии с программой, загруженной во внутреннюю ПЗУ. ЦП 14 имеет ПЗУ генератора символов для выдачи символьного кода (образца символа для дисплея), соответствующего букве, цифре, символу и т.д., а ОЗУ используется в качестве рабочей области в дополнение к указанной выше ПЗУ. Дисплейная часть 15 содержит, например,панель жидкокристаллического дисплея, буфер дисплея, задающее устройство и т.д. для отображения информации, такой как сообщение и т.д. на жидкокристаллической панели. Часть с сигнализацией 16 сигнализирует пользователю о приеме сигнала. Часть с сигнализацией 16 содержит, например, LED (светодиод), который загорается или мерцает для указания о принятом сигнале, громкоговоритель, который подает звуковой сигнал, вибратор, который во время подачи сигналов начинает вибрировать, и т.д.; пульт управления 17 имеет устройство ввода,такое как выключатель электропитания, рабочие клавиши и т.д. 9 Память сообщений 18 является памятью для хранения принятых данных сообщений,причем ЦП 14 управляет записью и чтением данных сообщений. Регулятор потребляемой мощности 20 управляет подачей электропитания от батареи 19 на приемную часть 11 в соответствии с сигналом, получаемым от ЦП 14 для экономии энергии батареи 19 или для уменьшения потребления энергии от батареи 19. Например, в случае радиоприемника в радиопэйджинговой системе, приспособленной для приема только сигнала, передаваемого от базовой станции, и имеющей его адрес, регулятор потребляемой мощности 20 используется для подачи электропитания на приемную часть 11 только в течение подачи от базовой радиостанции сигнала, имеющего ее адрес. Фиг. 3 является блок-схемой, показывающей детальную структуру демодулирующей части 13, показанной на фиг. 2. Демодулирующая часть 13, показанная на фиг. 3, является исполнением устройства демодуляции многоуровневого сигнала в соответствии с настоящим изобретением. Демодулирующая часть 13 содержит сдвиговые регистры 102 и 103, схемы усреднения 104, 105 и 106, разностную схему 107, делитель 108, вычитающее устройство 109,сумматор 110, компараторы 111, 112 и 113, дискриминатор 114 и селекторы 115 и 116. Сдвиговый регистр 102 представляет собой некоторый регистр для хранения М (например, М=8) ранее воспроизведенных данных, т.е. данных, которые определяются как максимальное значение воспроизведенных данных, переданных от аналого-цифрового преобразователя 12 дискриминатором 114 (описан далее). В первом варианте воплощения имеется последовательно соединенных восемь схем защелок, образующих 8 разрядов. Сдвиговый регистр 102 связан с аналого-цифровым пребразователем 12 и ЦП 14 посредством селектора 115. Селектор 115 передает данные соответствующего уровня в соответствии с максимальным уровнем, полученным от ЦП 14 во время включения источника питания радиоприемника 1 во время замены батареи 19. Селектор 115 сконструирован так,чтобы на каждом шаге сдвигового регистра 102,т.е. в восьми схемах защелок, имелись максимальные данные. Соответственно, сдвиговый регистр 102 обычно связывается с аналогоцифровым преобразователем 12 посредством селектора 115. Далее, сдвиговый регистр 102 используется для сдвига импульсными сигналами РS1, передаваемыми от дискриминатора 114,когда будет установлена максимальная величина воспроизведенных данных, полученных от аналого-цифрового преобразователя 12. Соответственно, воспроизведенные данные, полученные от аналого-цифрового преобразователя 12, вводятся (или принимаются) как самые новые максимальные воспроизведенные данныеMAXRD и после этого самые старые макси 000985 10 мальные воспроизведенные данные MAXRD стираются (уничтожаются). Сдвиговый регистр 103 представляет собой регистр для хранения М (например, М=8) ранее воспроизведенных данных, т.е. данных,которые были выбраны в качестве минимальных значений из воспроизведенных данных,переданных от аналого-цифрового преобразователя 12 дискриминатором 114. В первом варианте воплощения восемь схем защелок, составляющих 8 разрядов, связываются последовательно. Сдвиговый регистр 103 соединен с аналого-цифровым преобразователем 12 и с ЦП 14 посредством селектора 116. Селектор 116 передает данные соответствующего уровня в соответствии с минимальной величиной, переданной от ЦП 14 во время включения питания радиоприемника 1 или во время замены батареи 19. Селектор 116 имеет такую конструкцию, чтобы на каждом шаге сдвигового регистра 103, то есть в восьми схемах защелок имелись минимальные данные. Соответственно, сдвиговый регистр 103 обычно связан с аналого-цифровым преобразователем 12 через селектор 116. Далее,сдвиговый регистр 103 действует для сдвига импульсными сигналами PS2, передаваемыми от дискриминатора 114, когда от аналогоцифрового преобразователя 12 будут получены воспроизведенные данные, определенные как минимальные. Соответственно, воспроизведенные данные, полученные от аналого-цифрового преобразователя 12, вводятся (или принимаются) в качестве новых минимальных воспроизведенных данных MINRD, а затем самые старые минимальные воспроизведенные данныеMINRD стираются (уничтожаются). Схема усреднения 104 представляет собой схему усреднения восьми ранее воспроизведенных максимальных данных MAXRD, сохраненных в сдвиговом регистре 102 для получения средних данных MD. Полученные в результате этого данные передаются на устройство вычитания 109, разностную схему 107 и на схему усреднения 106. Схема усреднения 105 является схемой для усреднения 8 ранее воспроизведенных минимальных данных MINRD, сохраненных в сдвиговом регистре 103 для получения средних данных LD. Полученные в результате этого данные передаются на разностную схему 107, на схему усреднения 106 и на сумматор 110. Разностная схема 107 является схемой для получения разности между средними даннымиMD, полученными от схемы усреднения 104, и средними данными MD, полученными от схемы усреднения 105, для получения разностных данных MLD. Полученные в результате этого данные передаются на делитель 108. Делитель 108 является схемой 107, где разностные данныеMLD, полученные от разностной схемы 107,делятся на постоянную "6", которая устанавливается заранее для получения разделенных дан 11 ных ND. Полученные в результате этого данные передаются на устройство вычитания 109 и на сумматор 110. Устройство вычитания 109 представляет собой схему для вычитания разделенных данных ND, полученных от делителя 108, из средних данных MD, полученных от схемы усреднения 104, для получения данных первого порогового значения SD1. Полученные в результате данные передаются на компаратор 111. Схема усреднения 106 представляет собой схему для усреднения средних данных MD, передаваемых от схемы усреднения 104, и средних данных LD,передаваемых от схемы усреднения 105, для получения данных второго порогового значенияSD2. Полученные в результате данные передаются на компаратор 112. Сумматор 110 представляет собой схему для суммирования разделенных данных ND, передаваемых от делителя 108, со средними данными LD, передаваемыми от схемы усреднения 105, для получения данных третьего порогового значения SD3. Полученные в результате данные передаются на компаратор 113. Компаратор 111 представляет собой схему для сравнения последних воспроизведенных данных RD, полученных от аналого-цифрового преобразователя 12, с данными первого порогового значения SD1, полученных от устройства вычитания 109, для передачи данных сравнения С 1, где данные сравнения указывают, превышают ли воспроизведенные в текущий момент данные RD данные первого порогового значения SD1. Данные сравнения С 1 передаются на дискриминатор 114. Компаратор 112 представляет собой схему для сравнения воспроизведенных в текущий момент данных RD, полученных от аналого-цифрового преобразователя 12, с данными второго порогового значения SD2,полученными от схемы усреднения 106, для передачи данных сравнения С 2. Где данные сравнения С 2 указывают, превышают ли воспроизведенные в текущий момент данные RD данные второго порогового значения SD2. Данные сравнения С 2 передаются на дискриминатор 114. Компаратор 113 представляет собой схему для сравнения воспроизведенных в текущий момент данных RD, полученных от аналого-цифрового преобразователя 12, с данными третьего порогового значения SD3, передаваемых от сумматора 110, для передачи данных сравнения С 3. Где данные сравнения С 3 указывают, превышают ли воспроизведенные в текущий момент данные RD данные третьего порогового значения SD3. Данные сравнения С 3 передаются на дискриминатор 114. Дискриминатор 114 представляет собой схему для оценки, какой из уровней последних воспроизведенных данных RD соответствует каждым из данных сравнения С 1, С 2 и С 3, полученных от компараторов 111, 112 и 113. 12 Далее будет описана работа. Радиосигнал,полученный антенной 10, преобразуется в четырехуровневый сигнал данных в приемной части 11. Сигнал данных далее преобразуется в 8 разрядный сигнал данных в аналого-цифровом преобразователе 12 для последующей передачи на демодулирующую часть 13, показанную на фиг. 3. В демодулирующей части 13 рассчитываются три пороговых уровня SD1-SD3 в соответствии с восемью максимальными воспроизведенными данными МАХRD, ранее запомненными в сдвиговом регистре 102, и с восемью минимальными воспроизведенными даннымиMINRD, ранее запомненными в сдвиговом регистре 103. Данные первого порогового значенияSD1 передаются на компаратор 111 от устройства вычитания 109. Данные второго порогового значения SD2 передаются на компаратор 112 от схемы усреднения 106. Данные третьего порогового значения SD3 передаются на компаратор 113 от сумматора 110. Соответственно, каждый сигнал цифровых данных (воспроизведенных данных), передаваемый от аналого-цифрового преобразователя 12, сравнивается с пороговыми уровнями SD1, SD2 и SD3 соответствующими компараторами 111, 112 и 113 соответственно. Каждый из компараторов 111, 112 и 113 передает на дискриминатор 114 данных сравнения С 1,С 2 и С 3 соответственно. Когда все данные сравнения С 1, С 2 и С 3 равны "1", т.е. когда последние воспроизведенные данные RD представляют собой максимальные данные, превышающие данные первого порогового значения SD, то дискриминатор 114 передает дибит данные "11" на ЦП 14 в качестве данных демодуляции и выводится импульсный сигнал. Импульсный сигнал РS1 передается на сдвиговый регистр 102 в качестве импульса сдвига, как описано детально далее. Когда в дискриминаторе 114 данные сравнения С 1 равны "0", а данные сравнения С 2 и С 3 равны "1", т.е. когда последние воспроизведенные данные RD ниже данных первого порогового значения SD1 и больше данных второго порогового значения SD2, то в качестве данных демодуляции на ЦП 14 передаются дибит данные "10". Далее, когда данные сравнения С 1 и С 2 равны "0", а данные сравнения С 3 равны "1",т.е. когда последние воспроизведенные данныеRD ниже, чем данные второго порогового значения SD2 и больше данных третьего порогового значения SD3, то в качестве данных демодуляции на ЦП 14 передаются дибит данные "01". Далее, когда все данные сравнения С 1, С 2 и С 3 равны "0", т.е. когда последние воспроизведенные данные RD являются минимальными данными меньше, чем данные третьего порогового значения SD3, то в качестве данных демодуляции на ЦП 14 передаются дибит данные "00" и на выход передается импульсный сигнал PS2. На сдвиговый регистр 103 в качестве импульсного сдвига передается импульсный сигнал PS2. 13 Теперь будет описана работа для случая,когда от дискриминатора 114 передаются импульсные сигналы PS1 и PS2. Как описывалось выше, когда последние воспроизведенные данные RD, полученные от аналого-цифрового преобразователя 12, превышают данные первого порогового значения SD1, то дискриминатор 114 передает импульсный сигнал PS1, работающий как импульс сдвига сдвигового регистра 102. Когда последние воспроизведенные данные PD, полученные от аналого-цифрового преобразователя 12, ниже данных третьего порогового значения SD3, то дискриминатор 114 передает импульсный сигнал PS2, работающий как импульс сдвига сдвигового регистра 103. Когда на сдвиговый регистр 102 передается импульсный сигнал PS1, то данные памяти,которые были сохранены в каждой из защелок,сдвигаются на единицу. Таким образом, воспроизведенные данные RD, передаваемые от аналого-цифрового преобразователя 12 и определенные дискриминатором 114 как данные, превышающие данные первого порогового значенияSD1, принимаются первой защелкой сдвигового регистра 102 в качестве последних максимальных данных MAXRD. В то же время, самые старые максимальные данные, сохраненные в восьмой защелке сдвигового регистра 102, сдвигаются вовне для уничтожения. То есть обновляются восемь максимальных воспроизведенных данных MAXRD, переданных от сдвигового регистра 102 на схему усреднения 104. Таким образом, средние данные MD, переданные от схемы усреднения 104 на устройство вычитания 109, разностная схема 107 и схема усреднения 106 изменяются. Данные первого порогового значения SD1, переданные от устройства вычитания 109, данные второго порогового значенияSD2, переданные от схемы усреднения 106, а также данные третьего порогового значенияSD3, переданные от сумматора 110, исправляются соответствующим образом. Эта тройка исправленных данных порогового значенияSD1, SD2 и SD3 определяется как пороговый уровень во время определения уровня следующих воспроизводимых данных. Аналогично, когда сдвиговый регистр 103 принимает импульсный сигнал PS2, то данные памяти, сохраненные в каждой из защелок,сдвигаются на единицу. Таким образом, воспроизведенные данные RD, переданные от аналогоцифрового преобразователя 12 и определенные дискриминатором 114 как данные ниже данных третьего порогового значения SD3, принимаются первой защелкой сдвигового регистра 103 в качестве последних минимальных данных. В то же время, наиболее старые минимальные данные, сохраненные в восьмой защелке сдвигового регистра 103, сдвигаются вовне для уничтожения. То есть обновляются восемь минимальных воспроизведенных данных MINRD, которые передаются от сдвигового регистра 103 на 14 схему усреднения 105. Таким образом, усредненные данные LD, передаваемые от схемы усреднения 105 на разностную схему 107, схему усреднения 106 и сумматор 110, изменяется. Данные первого порогового значения SD1, передаваемые от устройства вычитания 109, данные второго порогового значения SD2, передаваемые от схемы усреднения 106, а также данные третьего порогового значения SD3, передаваемые от сумматора 110, исправляются соответствующим образом. Эта тройка исправленных данных пороговых значений SD1, SD2 иSD3 определяется как пороговый уровень во время определения уровня следующих воспроизведенных данных. Таким образом, в соответствии с описанным выше первым вариантом воплощения, многоуровневый сигнал с промодулированной амплитудой, такой как сигнал 4 АМ и т.д., демодулируется после преобразования сигнала в цифровую форму. Далее, в следующих двух случаях первый, второй, а также третьи пороговые значения, а более конкретно восемь предыдущих максимальных и минимальных данных, включающих воспроизведенные данные RD, исправляются в соответствии с воспроизведенными данными RD. В одном из случаев уровень воспроизведенных данных RD превышает уровень первого порогового значения (уровень максимального порогового значения). Во втором случае уровень воспроизведенных данных RD ниже третьего уровня порогового значения (уровень минимального порогового значения). Соответственно, имеется возможность правильной демодуляции многоуровневого промодулированного сигнала, не испытывая влияния колебаний характеристик элементов схемы. Далее имеется возможность правильной демодуляции многоуровневого промодулированного сигнала без сдвига уровня даже в случае однородного или несбалансированного искажения амплитуды. Втopoй вариант воплощения В соответствии с описанным выше первым вариантом воплощения для демодуляции данных необходимо семь схем арифметического действия 104-110 и три компаратора 111-113. Поэтому конструкция схемы более или менее усложняется. В соответствии со вторым вариантом воплощения для демодуляции данных используется один полный сумматор и совокупность регистров. Фиг. 4 является блок-схемой, показывающей детальную структуру демодулирующей части в соответствии со вторым вариантом воплощения настоящего исполнения. На фиг. 4 демодулятор содержит, например, контроллер 201, регистры 202, 203, 204, 206, 207 и 208,сдвиговый регистр 205, селектор данных 209,преобразователь кода 210, полный сумматор 211, многоуровневое цикловое сдвиговое устройство 212, дискриминатор 213 и селекторы 214, 215 и 216. Демодулятор согласуется с при 15 емником 1, показанным на фиг. 2. В этом случае, т.е. в случае согласования демодулятора с приемником 1, показанным на фиг. 2, аналогично демодулирующей части 13, демодулятор,показанный на фиг. 4, включается между аналого-цифровым преобразователем 12 и ЦП 14. Для облегчения понимания работы по демодуляции вначале будет описан принцип второго варианта воплощения. Как описывалось в предпосылках настоящего изобретения, когда имеется локальный сдвиг, все уровни четырехуровневого аналогового сигнала, воспроизведенные частотным дискриминатором и т.д., сдвигаются в сторону края высокого или низкого уровня. Если имеются колебания характеристик элементов схемы,формирующих частотный дискриминатор и т.д.,то амплитуда воспроизведенного четырехуровневого аналогового сигнала частично или полностью искажается. В соответствии с первым вариантом воплощения для решения этих проблем используется три пороговых уровня в соответствии с максимальными или минимальными данными из воспроизведенных данных, передаваемых от аналого-цифрового преобразователя 12. Уровень воспроизведенных данных,передаваемых от аналого-цифрового преобразователя 12, определяется в соответствии с этими тремя пороговыми уровнями. В отличие от первого варианта воплощения в соответствии со вторым вариантом воспроизведенные данные,передаваемые от аналого-цифрового преобразователя 12, нормализуются до демодуляции. То есть повторно изменяется масштаб воспроизведенных данных, передаваемых от аналогоцифрового преобразователя 12 так, чтобы среднее значение максимальной величины и среднее значение минимальной величины было равно"ЕО" и "20" соответственно, в шестнадцатиричном обозначении. На фиг. 5 показана зависимость между распределением уровня воспроизведенных данных, переданных от аналого-цифрового преобразователя 12, их нормализованных величин, а также трех пороговых уровней. 8-разрядные воспроизведенные данные RD обозначены 256 градациями с ООH по FFH (где Н означает шестнадцатиричное обозначение). На фиг. 5 показан пример 4 РАМ сигнала так, что распределение уровня включает четыре уровня. Поэтому три пороговых уровня для определения уровня воспроизведенных данных совпадает с уровнями первого варианта воплощения. Если среднее максимальных данных обозначено через m, а среднее минимальных данных обозначено через 1, то данные трех пороговых значений (данные первого, второго и третьего пороговых значений) SL1, SL2 и SL3 имеют следующий вид: 16 Так как воспроизведенные данные RD нормализованы так, что среднее максимальных величин и среднее минимальных величин равно"ЕО" и "20" соответственно в шестнадцатиричном обозначении, то нормализованные данные пороговых значений с первого по третий SL1,SL2 и SL3 имеют следующий вид "СО", "80" и"40" в шестнадцатиричном обозначении. После нормализации, виртуальная наименьшая величина VS (=ООH), которая меньше среднего 1 воспроизведенных данных, переданных от аналого-цифрового преобразователя 12 на уровень(5) Нормализованные воспроизведенные данные RD, т.е. данные с измененным масштабом(6RDL - 71 + m)/8(m - 1) В соответствии со вторым вариантом воплощения воспроизведенные данные RD, переданные от аналого-цифрового преобразователя 12, обрабатываются в соответствии с вышеуказанным уравнением (6). Опишем детально демодулирующую часть, показанную на фиг. 4, используемую для выполнения указанной выше операции. Демодулирующая часть 200 содержит контроллер 201, регистры 202, 203, 204, 206, 207 и 208,сдвиговый регистр 205, селектор данных 209,инвертор кода 210, полный сумматор 211, многорегистровое циклическое сдвиговое устройство 212, дискриминатор 213, а также селекторы 214 и 215. Для упрощения арифметических операций средние максимальных величин и минимальных величин не вычисляются в течение работы, а используются их суммарные значения. В соответствии с указанной выше конструкцией контроллер 201 управляет всей демодулирующей частью. То есть контроллер 201 управляет каждой из схем в соответствии с сигналами управления CS, передаваемыми от ЦП 14, сигналом определения максимальной величины MDTCT и сигналом определения минимальной величины LDTCT, передаваемых от дискриминатора 213. Регистры 202 и 203 являются сдвиговыми регистрами, каждый из которых хранит m максимальных воспроизведенных данных MAXRD (аналогично первому варианту воплощения m=8) и m минимальных воспроизведенных данных MINRD. Каждый из входов сдвиговых регистров 202 и 203 связан с селекторами данных 214 и 215. Аналогично первому варианту соответствующий уровень, который соответствует максимальной величине и минимальной величине, вводится ЦП 14 в сдвиговые регистры 102 и 103, когда включается источник питания радиоприемника 1 или когда заменяется батарея 19. Селекторы 214 и 215 связаны с выходным выводом аналого-цифрового преобразователя 12. Регистры 202 и 203 передают их 17 выходную информацию на селектор данных 209. Регистр 204 является сдвиговым регистром для хранения данных первого порогового значения SD1, данных второго порогового значения SD2, а также данных третьего порогового значения SD3. Данные с первого по третий пороговых значений SD1, SD2 и SD3 получаются посредством ЦП 14 и передаются на селектор данных 209 после выделения воспроизведенных данных, передаваемых от аналого-цифрового преобразователя 12. Данные с первого по третье пороговых значений SD1, SD2 и SD3 обычно равны "СО", " О" и "40" в шестнадцатиричном обозначении, но могут определяться для каждого приемника на основании измеренных данных. Сдвиговый регистр 205 хранит нормализованные данные, т.е. входные данные (воспроизведенные данные), передаваемые от аналогоцифрового преобразователя 12, который работает в соответствии с тем, что описано ниже. Ввод сдвигового регистра 205 связан с выходом переноса CY полного сумматора 211. Ввод сдвигового регистра 205 является инвертирующим вводом. Регистры 206, 207 и 208 являются регистрами для арифметических операций, каждый из них связан с выводом многорегистрового циклического сдвигового устройства 212. Выводы(12-разрядные, 11-разрядные и 11-разрядные) регистров 206, 207 и 208 связаны с селектором данных 209. Выход регистра 206 также связан с полным сумматором 211. Вход селектора данных 209 связан с выходом аналого-цифрового преобразователя 12, а также с каждым из выходов регистров 202, 203,204, 206, 207 и 208 и со сдвиговым регистром 205. 12-разрядные выходные данные, которые передаются на инвертор кода 210, выбираются селектором данных 209 под управлением контроллера 201. Код выходных данных, полученный от селектора данных 209, инвертируется или остается неизменным во время передачи на полный сумматор 211. Полный сумматор 211 является схемой для приема 12-разрядных выходных данных от регистра 206 и 12-разрядных выходных данных от инвертора кода 210 для их совместного сложения. Сумматор 211 может выполнять операцию вычитания, если инвертор кода 210 будет инвертировать входные данные. Выход полного сумматора 211 связан с многорегистровым циклическим сдвиговым устройством 212 и со сдвиговым регистром 205. Полученные в результате этой операции данные (выходной сигнал переноса) СУ (1-разрядный) передается на многорегистровое циклическое сдвиговое устройство 212, на сдвиговый регистр 205 и на дискриминатор 213. Выходной сигнал переноса показывает, завершена ли операция или нет. Данные, полученные в результате операции (12 000985 18 разрядные), передаются на многорегистровое циклическое сдвиговое устройство 212. Многорегистровое циклическое сдвиговое устройство 212 является схемой для деления выходного сигнала полного сумматора 211, т.е. для деления на 2i полученных в результате сложения или вычитания данных и просто для умножения на 2i выходного сигнала полного сумматора 211. Многорегистровое сдвиговое устройство 212 связано с выходом полного сумматора 211. Данные, полученные в результате суммирования или в результате вычитания, передаются на выход без изменения или после сдвига в соответствии с режимом. То есть многорегистровое циклическое сдвиговое устройство 212 устанавливается контроллером 201 в режим сдвига или в обычный режим. В режиме сдвига, обработанные данные сдвигаются на i разрядов (где, так как m равен 8 (= 23), то i= 3). В случае обычного режима, выходные данные полного сумматора 211 передаются без изменения. Дискриминатор 213 является схемой для оценки уровня воспроизведенных данных в соответствии с обработанными данными СY. Аналогично первому варианту воплощения 2 разрядные данные демодуляции "00", "01", "10" и "11" получаются в соответствии с уровнями 0,1, 2 и 3. Сигнал определения максимума МDТСТ и сигнал определения минимумаLDTCT передаются на контроллер 201 в соответствии с определенными максимальными и минимальными величинами. Опишем работу второго варианта воплощения. В демодулирующей части, показанной на фиг. 4, восемь данных воспроизведения максимума MAXRD и данных воспроизведения минимума MINRD, переданные от аналогоцифрового преобразователя 12, запоминаются в каждом из регистров 202 и 203, соответственно. Данные первого, второго и третьего порогового значения SD1, SD2 и SD3 сохраняются в регистре 204. Вначале контроллер 201 устанавливает обычный режим многорегистрового циклического сдвигового устройства 212. Выполняется операция суммирования для суммирования восьми данных воспроизведения минимумаMINRD, хранимых в регистре 203. Далее выполняется операция суммирования для сложения восьми данных воспроизведения максимумаMINRD, хранимых в регистре 202. Более конкретно, в случае суммирования минимальных значений, данные воспроизведения первого минимума MAXRD от регистра 203 передаются на полный сумматор 211 через селектор данных 209 и инвертор кода 210 (который не инвертирует код). Далее, данные воспроизведения первого минимума MINRD, переданные на полный сумматор 211, передаются на многорегистровое циклическое сдвиговое устройство 212. Таким образом, данные воспроизведения минимума 19 сохраняются в регистре 206. Когда данные воспроизведения минимума MINRD, хранимые в регистре 206, передаются на полный сумматор 211, то следующие данные воспроизведения минимума MINRD передаются от регистра 203 на полный сумматор 211 через селектор данных 209 и инвертор кода 210 (который не инвертирует код). В полном сумматоре 211 значение первого минимума (данные воспроизведения минимума MINRD) суммируется с значением следующего минимума (данные воспроизведения минимума MINRD. Результат (полученные в результате суммирования данные) передается на многорегистровое циклическое сдвиговое устройство 212. Таким образом, данные воспроизведения минимума MINRD, считанные из регистра 203, в конце концов суммируются с данными, полученными ранее в результате суммирования для получения величины суммы восьми предыдущих значений минимума. Величина суммы значений минимумов передается от многорегистрового циклового сдвигового устройства 212 регистру 208. То есть регистр 208 хранит величину суммы значений минимумов. Аналогично, посредством операции суммирования в полном сумматоре 211, получаются восемь предыдущих данных воспроизведения максимума MAXRD, которые сохраняются в регистре 202. Полученная величина суммы значений максимумов передается от многорегистрового циклического сдвигового устройства 212 на регистр 207. То есть регистр 207 хранит величину суммы значений максимумов. Первой может выполняться как операция получения величины суммы значений максимумов, так и операция получения величины суммы значений минимумов. Величина суммы значений максимумов,хранимая в регистре 207, передается на инвертор кода 210 (который не инвертирует код) посредством селектора данных 209. Величина суммы передается на регистр 206 через полный сумматор 211 и многорегистровое циклическое сдвиговое устройство 212. Величина суммы значений максимумов, хранимая в регистре 206,вновь передается на полный сумматор 211. В то же время, величина суммы значений минимумов, хранимая в регистре 208, передается на инвертор кода 210 посредством селектора данных 209. Инвертор кода 210 инвертирует код и передает инвертированные данные на полный сумматор 211. В полном сумматоре 211, инвертируется код величины суммы значений минимумов так, чтобы величина суммы значений минимумов вычиталась из величины суммы значений максимумов. Результат вычитания передается на регистр 207. То есть в регистре 207 хранится результат вычитания. Контроллер 201 переключает режим многорегистрового циклического сдвигового устройства 212 с обычного режима на режим сдвига. Так как i= 3 (m= 8), то режим сдвига является 20 режимом сдвига на 3 разряда. Таким образом,после переключения с обычного режима на режим сдвига, величина суммы значений максимумов, которая хранится в регистре 206, суммируется с величиной суммы значений минимумов, хранимой в регистре 208 посредством полного сумматора 211. Данные, полученные в результате суммирования, передаются на многорегистровое циклическое сдвиговое устройство 212, где эти данные сдвигаются на 3 разряда и передаются на регистр 206. Полученные в результате сложения и сдвинутые на 3 разряда данные, которые хранятся в регистре 206, являются средними данными для величины суммы(дополнительной величины) всех предыдущих восьми минимальных и максимальных значений. Контроллер 201 переключает режим многорегистрового циклического сдвигового устройства 212 с режима сдвига на обычный режим. Средние данные, хранимые в регистре 206,считываются и передаются на полный сумматор 211. В это же время величина суммы значений минимумов, хранимая в регистре 208, считывается и передается на полный сумматор 211 через селектор данных 209 и инвертор кода 210 (который инвертирует код). Полный сумматор 211 вычитает величину суммы значений минимумов из средних данных. Данные, полученные в результате вычитания, передаются от многорегистрового циклического сдвигового устройства 212 на регистр 206. То есть в регистре 206 хранятся данные, полученные в результате вычитания. На время завершения указанной выше операции, содержимое памяти регистров 206, 207 и 208 имеет следующий вид: регистр 206:(9) где DR является данными, полученными в результате вычитания, DT является величиной суммы разностей, а MINT является величиной суммы значений минимумов. Затем выходная информация от аналогоцифрового преобразователя 12 (воспроизведенные данные RD) шесть раз суммируется с данными, полученными в результате вычитанияDR, которые хранятся в регистре 206. Более конкретно, данные, полученные в результате вычитания DR, хранимые в регистре 206, передаются на полный сумматор 211. В то время как воспроизведенные данные RD, полученные от аналого-цифрового преобразователя 12, передаются от селектора данных 209 на инвертор кода 210, который не инвертирует данные. Таким образом, воспроизведенные данные RD передаются на полный сумматор 211 без изменения. Полный сумматор 211 выполняет первую 21 операцию суммирования данных, полученных в результате вычитания DR и воспроизведенных данных RD. Данные, полученные в результате сложения, передаются от многорегистрового циклического сдвигового устройства 212 на регистр 206. Так как воспроизведенные данныеRD добавляются шесть раз, то данные, полученные в результате первого сложения, передаются от регистра 206 на полный сумматор 211 так,чтобы воспроизведенные данные RD суммировались с данными, полученными в результате первого сложения. Данные, полученные в результате сложения, повторно сохраняются в регистре 206, затем аналогичным образом воспроизведенные данные RD повторно добавляются шесть раз. Таким образом, после завершения шестиразового сложения, полученные в результате сложения данные, сохраненные в регистре 206, имеют следующий вид: Регистр 206:(10) где AR - данные, полученные в результате сложения. Затем данные, полученные в результате сложения (данные АR, полученные в результате сложения, хранимые в регистре 206), делятся на величину суммы разностей, которая хранится в регистре 207. Эта арифметическая операция показана в приведенном выше равенстве (6). Более конкретно, следующие операции (а) и ( b) повторяются заранее определенное р количество раз (р - натуральное число).(а) Вначале данные АR, полученные в результате сложения, считываются из регистра 206 для последующей передачи на полный сумматор 211 и на селектор данных 209. ДанныеAR, полученные в результате сложения и переданные на селектор данных 209, передаются на полный сумматор 211 через инвертор кода 210(который не инвертирует код). Полный сумматор 211 суммирует те же данные, т.е. пару данных AR, полученных в результате суммирования так, что суммируемые данные передаются регистру 206 от многорегистрового циклического сдвигового устройства 212. Многорегистровое циклическое сдвиговое устройство 206 сохраняет удвоенные данные AR, полученные в результате сложения (упоминаемые ниже, как данные AR2, полученные в результате сложения).b) Затем, сохраненные в регистре 206 данные AR2, полученные в результате сложения,передаются на полный сумматор 211. В то время как величина суммы разностей DT, хранимая в регистре 207, считывается для последующей передачи на селектор данных 209 и на инвертор кода 210 (который инвертирует код), выходная информация инвертора кода 210 передается на полный сумматор 211. Полный сумматор 211 работает таким образом, что величина суммы разностей DТ вычитается из данных AR2, полученных в результате сложения. Данные, полу 000985 22 ченные в результате вычитания, которые получаются в результате указанной выше операции,передаются на регистр 206 многорегистровым циклическим сдвиговым устройством 212, когда правильная работа завершается без заема. Таким образом, в случае правильной операции, регистр 206 хранит данные, полученные в результате этой операции; с другой стороны, в случае невыполнения правильной операции из-за заема,данные, полученные в результате этой операции, не сохраняются в регистре 206. ДанныеAR2, полученные в результате сложения, сохраненные в текущий момент в регистре 206, используются таким образом, чтобы данные, полученные в результате операции CY (="1", 1 разрядные), передавались на сдвиговый регистр 205. Сдвиговый регистр 205 инвертирует входную информацию так, чтобы запоминался "0",когда данные CY, полученные в результате операции, равны "1". Указанный выше, заранее определенный коэффициент (р) соответствует множественности сигнала, подходящего для демодуляции. В случае четырехуровневой демодуляции имеется возможность установить заранее выбираемый коэффициент (р) произвольным образом, если множественность не меньше 2. На практике предпочтительно, чтобы заранее определенный коэффициент (р) соответствовал количеству передаваемых разрядов аналого-цифрового преобразователя 12 (m = 8 для этого случая). Данные, полученные в результате предыдущих восьми операций, хранимые в сдвиговом регистре 205, т.е. нормализованные воспроизведенные данные RD, считываются из аналогоцифрового преобразователя 12 для последующей передачи на регистр 206 через селектор данных 209, инвертор кода 210 (который не инвертирует код), полный сумматор 211 и многорегистровое циклическое сдвиговое устройство 212. Далее, 8-разрядные нормализованные данные считываются из регистра 206 для последующей передачи на полный сумматор 211. В это время данные третьего порогового . значения SD3 считываются из регистра 204 для последующей передачи на полный сумматор 211 через селектор данных 209 и инвертор кода 210(который инвертирует код). В полном сумматоре 211 данные третьего порогового значенияSD3 инвертируются так, чтобы данные третьего порогового значения SD3 вычитались из нормализованных данных. Данные, полученные в результате этой операции СY и представляющие результат операции, передаются на дискриминатор 213. Аналогично, данные второго и первого порогового значения RD2 и RD1 считываются из регистра 204 для последующего вычитания из нормализованных данных. В любом случае, данные, полученные в результате операции, передаются на дискриминатор 213. В дискриминаторе 213 определяется, является ли уровень нормализованных данных одним из 23 уровней 0-3 путем сравнения с входными данными СY, т.е. с пороговыми уровнями. Предполагается, что CY0 является результатом сравнения с третьим пороговым уровнем,СY1 является результатом сравнения с вторым пороговым уровнем, а СY2 является результатом сравнения с первым пороговым уровнем. Связь между CY0, CY1, СY2 и величинами уровней имеет следующий вид: если CY0 = 0, CY1 = 0 и СY2 = 0, то уровень равен 0 (минимальный уровень),если СY0 = 1, CY1 = 0, а СY2 = 0, то уровень равен 1,если СY0 = 1, CY1 = 1, а СY2 = 0, то уровень равен 2,если CY0 = 1, СY1 = 1, a CY2 = 1, то уровень равен 3 (максимальный уровень). Когда выявляется максимальный уровень,т.е. дискриминатор 213 определит, что текущие воспроизведенные данные RD превышают данные первого порогового значения SD1, то 2 разрядные данные, чьи 1-разрядные данные определения максимума MDTCT и 1-разрядные данные определения минимума LDTCT равны"1" и "0" соответственно, передаются на контроллер 201. Текущие воспроизведенные данные RD, посредством которых получается этот результат, запоминаются контроллером 201 в регистре 202 в качестве данных воспроизведения максимума MAXRD. Так как в регистре 202 вновь сохраняются данные воспроизведения максимума MAXRD, то наиболее старые данные воспроизведения максимума МАХRD уничтожаются. Во время выявления минимального уровня, т.е. когда дискриминатор 213 определит, что воспроизведенные в текущий момент данные RD ниже, чем данные третьего порогового значения SD3, то 2-разрядные данные, чьи 1-разрядные данные воспроизведения максимума MDTCT и 1-разрядные данные воспроизведения минимума LDTCT равны соответственно"0" и "1", передаются на контроллер 201. Воспроизведенные в текущий момент данные RD,посредством которых получается этот результат, сохраняются контроллером 201 в регистре 202 в качестве данных воспроизведения минимума MINRD. Так как в регистре 202 вновь сохраняются входные данные воспроизведения минимума MINRD, то наиболее старые данные воспроизведения минимума MINRD уничтожаются. Таким образом, в соответствии с описанным выше вторым вариантом воплощения, схема арифметических операций состоит только из полного сумматора 211. Поэтому, имеется возможность упростить схему арифметических операций по сравнению с первым исполнением. Далее, посредством регистра данные могут удерживаться для деления и сравнения посредством сдвига, имеется возможность правильной демодуляции многоуровневого сигнала, чья ли 000985 24 нейность неправильна, без сдвига уровня сигнала. Имеется возможность заменить регистры 202, 203 и 204 после того, как сдвиговый регистр посредством ОЗУ освободит пространство для этих регистров. Контроллер 201 реализуется на основании случайного вентиля. Однако контроллер 201 может иметь ПЗУ так, что имеется возможность демодуляции умноженного многоуровневого сигнала в дополнение к 4 уровневому сигналу. В соответствии с описанным выше вторым исполнением, полученные в результате операции 8-разрядные данные, хранимые в сдвиговом регистре 205, сравниваются с данными первого,второго и третьего пороговых значений SD1,SD2 и SD3. Однако величины старшего разряда(2 разряда или 3 разряда) сдвигового регистра 205 могут непосредственно передаваться на дискриминатор 213 для оценки. То есть предполагается, что данные с первого по третье пороговое значение равны "СО", "80" и "40". Если 2 старших разряда равны "11", то уровень демодулированного сигнала равен 3. Если 2 старших разряда равны "10", то уровень демодулированного сигнала равен 2. Если 2 старших разряда равны "01", то уровень демодулированного сигнала равен 1. Если 2 старших разряда равны"00", то уровень демодулированного сигнала равен 0. В указанном выше втором варианте воплощения в качестве примера используется восемь предыдущих данных воспроизведения максимума МАХRD и восемь данных воспроизведения минимума MINRD. Соответственно,многорегистровое циклическое сдвиговое устройство 211 выполняет сдвиг на 3 разряда для получения средних данных для случая режима сдвига. В случае четырех предыдущих данныхMAXRD и VINRD, когда i = 2, многорегистровое циклическое сдвиговое устройство 211 сдвигает на 2 разряда. Имеется возможность исправлять данные первого, второго и третьего порогового значения RD1, RD2 и RD3, запомненные в регистре 204, в соответствии с воспроизведенными данными RD, полученными от аналого-цифрового преобразователя 12. То есть когда обновляются данные регистра 202 или 203, то данные первого, второго и третьего порогового значенияRD1, RD2 и RD3, хранимые в регистре 204, изменяются или корректируются посредством арифметической операции. Такое усовершенствование будет описано ниже. Данные первого, второго и третьего порогового значения обозначаются как RD1' , RD2' иRD3 соответственно. Данные первого, второго и третьего порогового значения RD1', RD2' и(13) Предполагается, что восемь данных воспроизведения минимума MINRD, хранимых в регистре 203, были переданы на регистр 206 во время обновления данных воспроизведения максимума MAXRD в регистре 202. Аналогично описанному выше второму варианту воплощения регистр 208 и полный сумматор 211 добавляют данные воспроизведения максимумаMAXRD к обновленному регистру 202. Результат суммирования максимумов сохраняется в регистре 207. Для получения данных второго порогового значения RD2' данные, полученные в результате сложения максимальных значений, хранимые в регистре 207, передаются на регистр 206. В этом случае контроллер 201 устанавливает многорегистровое циклическое сдвиговое устройство 212 в режим 4-разрядного сдвига. 4-разрядный сдвиг соответствует делению на некоторый делитель (= 16), как показано в приведенном выше уравнении (12). Таким образом, данные, полученные в результате сложения максимальных величин, хранимые в регистре 206, добавляются посредством полного сумматора 211 к данным,полученным в результате сложения минимальных величин, хранимым в регистре 208. Полученные в результате этого суммирования данные сдвигаются на 4 разряда в многорегистровом циклическом сдвиговом устройстве 212, так что полученные в результате сложения данные сохраняются как данные второго порогового значения RD2' в регистре 204. Затем, контроллер 201 переключает многорегистровое циклическое сдвиговое устройство в обычный режим. Для получения данных первого порогового значения RD' данные, полученные в результате сложения значений максимумов, сохраненные в регистре 207, передаются на регистр 206. Те же данные, полученные в результате сложения,сохраненные в качестве максимального значения в регистрах 206 и 207, суммируются в полном сумматоре 211. Полученные в результате сложения данные передаются на регистр 206. Полученные в результате сложения данные,хранимые в регистре 206, добавляются посредством полного сумматора 211 к данным, полученным в результате сложения, хранимым в регистре 207. Данные, полученные в результате сложения, сохраняются в регистре 206. Указанные выше операции повторяются три раза. Далее, после того, как контроллер 201 переключит многорегистровое циклическое сдвиговое устройство в режим 4-разрядного сдвига, полученные в результате сложения данные, сохраненные в регистре 206, после выполнения операции 58 М, суммируются посредством полного сумматора 211 с данными, полученными в результате сложения значений минимумов, хранимы 000985 26 ми в регистре 208. Данные, полученные в результате сложения, передаются на многорегистровое циклическое сдвиговое устройство 211 для выполнения операции в соответствии с формулой 58 М + 8L. Данные, полученные в результате сложения, передаваемые на многорегистровое циклическое сдвиговое устройство,сдвигаются на 4 разряда в соответствии с режимом сдвига на 4 разряда для последующей передачи на регистр 206. Так выполняется операция в соответствии с формулой (58 М + 8D/16. Контроллер 201 переключает многорегистровое циклическое сдвиговое устройство 212 в обычный режим. Далее, данные, полученные в результате сложения и сохраненные в регистре 206, делятся на три для выполнения операции (58 М + 8L)/(16x3) в соответствии с равенством (11). Более конкретно, после повторения заранее определенное число раз операций (А) и (В), выполняется операция (С) так, чтобы завершить выполнение указанной выше операции. То есть (А) старший разряд, представляющий три, вычитается из самого старшего разряда данных, полученных в результате сложения,которые были сохранены в регистре 206 (исходная величина: (58 М + 8L)/16), что соответствует вычитанию этой тройки из данных, полученных в результате сложения. Выполняется ли правильное вычитание или нет, определяется на основании того, был ли выполнен заем или нет. Если не выполнялся заем, то считается, что было выполнено правильное вычитание. Когда данные, полученные в результате 1 разрядной операции СY(="1"), передаются на регистр 205,то данные, полученные в результате вычитания,передаются от многорегистрового циклического сдвигового устройства 212 на регистр 206. Если выполнялся заем, когда на регистр 205 передаются данные, полученные в результате 1 разрядной операции CY (="0"), то данные, сохраненные в текущий момент в регистре 206, не изменяются. Затем, (В) хранимые в регистре 206 данные непосредственно передаются на полный сумматор 211, а данные, хранимые в регистре 206,передаются на полный сумматор 211 через селектор данных 209 и инвертор кода 210 (который не инвертирует код). Полный сумматор 211 суммирует эти данные для передачи полученных в результате суммирования данных на регистр 206. Таким образом, данные, полученные в результате суммирования, которые сохраняются в регистре 206, обновляются и становятся равными удвоенному значению исходных данных, сохраненных в регистре 206. Количество повторов операций (А) и (В) устанавливается в соответствии с множественностью сигнала, который должен быть демодулирован. В случае демодуляции четырехуровневого многоуровневого сигнала, когда множественность не менее 2, эта операция повторяется произвольным об 27 разом. На практике предпочтительно, чтобы количество повторов соответствовало количеству выходных разрядов аналого-цифрового преобразователя 12. С) Наконец, данные, полученные в результате 8-разрядной операции, сохраненные в регистре 205, передаются на регистр 204 так, чтобы могли быть исправлены данные первого порогового значения RD1'. Данные третьего порогового значенияRD3' аналогичны данным первого порогового значения RD1', описанным выше. Результат сложения значений минимумов, хранимый в регистре 208, используется для выполнения операции в соответствии с формулой 58L путем использования регистра 206 и полного сумматора 211. Таким образом, полученные в результате суммирования данные сохраняются в регистре 206. Далее, данные (8 М), полученные в результате сложения максимальных значений,хранимые в регистре 207, добавляются к данным, полученным в результате сложения (58L) минимальных значений, хранимым в регистре 206. Данные, полученные в результате сложения, сохраняются в регистре 206 так, чтобы можно было выполнить операцию в соответствии с формулой 8 М + 58L. После этого многорегистровое циклическое сдвиговое устройство 212 изменяет режим на режим 4-разрядного сдвига так, чтобы данные, полученные в результате сложения (8 М + 58L), запомненные в регистре 206, были сдвинуты на 4 разряда для последующего сохранения полученных в результате сложения данных в регистре 206. Так выполняется операция в соответствии с формулой (8 М + 58L)/16. Операция в соответствии с равенством (13) выполняется путем деления на три последних данных 8 М + 58L)/16), сохраненных в регистре 206. Операции (А), (В) и (С) для получения данных первого порогового значения RD1' выполняются для получения результатов операции в регистре 206 в соответствии с равенством (13). Таким образом, данные, полученные в результате 8 разрядной операции и сохраненные в регистре 205, передаются на регистр 204 в качестве данных третьего порогового значения RD3'. Даже если данные первого, второго и третьего порогового значения исправляются в соответствии с изменением максимального или минимального значения, имеется возможность получить тот же эффект, что и во втором исполнении, описанном выше. Третий вариант воплощения В соответствии с описанным выше вторым вариантом воплощения, когда в результате установления различия не получаются ни данные максимума, ни данные минимума, данные регистров 202 или 203, или регистров 207 или 208 не изменяются. Имеется возможность использовать промежуточный уровень для изменения уровня порогового значения. Далее в соответст 000985 28 вии со вторым вариантом данные, за исключением данных порогового значения, изменяются после демодуляции. В отличие от этого, в соответствии с третьим исполнением данные порогового значения изменяются после демодуляции. Полная конструкция третьего варианта воплощения аналогична конструкции на фиг. 2. Демодулирующая часть в соответствии со вторым вариантом, показанным на фиг. 4, изменяется частично. Соответственно те же элементы схемы, что и элементы схемы фиг. 4, имеют те же ссылочные позиции и приведенное выше описание опускается. Фиг. 6 является блок-схемой, показывающей структуру демодулирующей части в соответствии с третьим исполнением. Демодулирующая часть на фиг. 6 согласована с приемником 1, показанным на фиг. 2. Аналогично демодулирующей части 13 на фиг. 2, эта демодулирующая часть связана с аналого-цифровым преобразователем 12 и с ЦП 14. Демодулирующая часть содержит, например, регистры 202, 203, 206, 207 и 208, сдвиговый регистр 205, селектор данных 209, инвертор кода 210, полный сумматор 211, многорегистровое циклическое сдвиговое устройство 212, селекторы данных 214 и 215, контроллер 216, регистр 217, дискриминатор 218 и генератор порогового значения 219. В схеме, отличающейся от схемы на фиг. 4, контроллер 216 не только управляет работой каждой схемы фиг. 6, но также управляет и измененной операцией, основанной на полной оценке данных JRD, полученных от дискриминатора 218. Аналогично описанному выше регистру 204, регистр 217 хранит данные первого,второго и третьего пороговых значений RD1,RD2 и RD3 так, что его выход связан с генератором порогового значения 219. Аналогично упомянутому выше дискриминатору 213, дискриминатор 218 определяет уровень воспроизведенных в текущий момент данных RD в соответствии с величиной данных СY, полученных в результате операции. Данные, полученные в результате общей оценки JRD, передаются на контроллер 216. Генератор порогового значения 219 содержит память для хранения трех данных пороговых значений, которые должны передаваться на сдвиговый регистр 217 в качестве исходных данных, память для соответствующего хранения нормализованных четырех уровней, а также часть для выполнения арифметических операций для получения среднего двух данных. Вход и выход генератора порогового значения 219 связан со сдвиговым регистром 205 и с регистром 217 соответственно. Генератор пороговых значений 219 генерирует три данные пороговых значений, т.е. данные первого порогового значения SD1", данные второго порогового значения SD2" и данные третьего порогового значения SD3" для получения более высокого уровня. 29 Далее будет описана работа. Модулирующая часть, показанная на фиг. 6, аналогична модулирующей части, показанной на фиг. 4. Когда каждые из полученных в результате операции данных CY0, CY1 и CY2, передаются на дискриминатор 218, т.е. когда получается результат дискриминации, то 8-разрядные нормализованные данные, сохраненные в сдвиговом регистре 205, передаются на генератор порогового значения 219. Эти данные сохраняются в соответствующей области памяти, которая делится на четыре области в соответствии с уровнями. После завершения демодуляции (что соответствует периоду без осуществления приема в приемнике для связи, таком, как пэйджер и т.д.), часть для выполнения арифметических операций в генераторе порогового уровня 219 рассчитывает среднее нормализованных данных, хранимых в каждой из областей памяти. Это среднее значение включает максимальные средние данные, соответствующие уровню 3,первые промежуточные средние данные, соответствующие уровню 2, вторые промежуточные средние данные, соответствующие уровню 1, а также минимальные средние данные, соответствующие уровню 0. В указанной выше части для выполнения арифметических операций далее рассчитываются третьи промежуточные средние данные максимальных средних данных и первых промежуточных средних данных, четвертые промежуточные средние данные первых и вторых промежуточных средних данных, пятые промежуточные средние данные вторых промежуточных средних данных и минимальных средних данных. Эти третьи, четвертые и пятые промежуточные средние данные передаются на регистр 217 соответственно в качестве данных первого порогового значения SD1, данных второго порогового значения SD2", а также данных третьего порогового значения SD3". Регистр 217 исправляет данные порогового значения на основании этих данных с первого по третье пороговое значением SD1" пo SD3". Таким образом, в соответствии с третьим вариантом воплощения имеется возможность исправлять пороговую величину, чтобы сглаживать промежуточную пороговую величину между максимальной величиной и минимальной величиной. Соответственно, имеется возможность усовершенствовать характеристики следования за изменением принятого многоуровневого сигнала. Имеется возможность вдвое улучшить характеристики следования, например, в случае четырехуровневого сигнала. Характеристики следования могут улучшаться в(n-1) раз в случае n-уровневого сигнала (n2). Необходимо отметить, что память генератора порогового значения 219 может быть разделена на соответствующие части в соответствии с 30 уровнями, либо для соответствующих уровней могут предоставляться множественные памяти. Нормализованные данные на каждом из четырех уровней запоминаются в памяти генератора порогового значения 219 в соответствии с описанным ранее. Однако имеется возможность сохранять нормализованные данные второго и третьего уровней, т.е. первые и вторые промежуточные средние данные. В этом случае вначале рассчитываются соответствующие средние первых и вторых промежуточных данных, а затем средние этих двух средних, т.е. рассчитывается среднее первых и вторых промежуточных данных. Полученные в результате этого средние данные являются данными второго порогового значения. Среднее рассчитывается на основании разности между первыми и вторыми промежуточными средними данными. Полученные в результате этого средние данные(обозначаемые ниже как U) добавляются к первым промежуточным средним данным. Полученные в результате данные являются данными первого порогового значения. Далее, средние данные U вычитаются из вторых промежуточных средних данных. Полученные в результате этого данные являются данными третьего порогового значения. Полученные таким образом данные первого, второго и третьего порогового значения сохраняются в регистре 217 для завершения коррекции порогового значения. Четвертый вариант воплощения В соответствии с третьим вариантом воплощения схема построена так, чтобы регистры 202 и 203 использовались для хранения восьми данных воспроизведения максимума MAXRD и восьми данных воспроизведения минимумаMINRD. B соответствии с четвертым вариантом,описанным ниже, эти регистры 202 и 203 не используются. В соответствии с четвертым вариантам воплощения данные изменяются после демодуляции. Полная конструкция четвертого варианта воплощения аналогична конструкции первого варианта, показанного на фиг. 2. Демодулирующая часть в соответствии с третьим вариантом воплощения, показанным на фиг. 6,частично изменена. Соответственно, те же элементы схемы, что и элементы схемы на фиг. 6,имеют те же ссылочные позиции, и их описание здесь не приводятся. Фиг. 7 является блок-схемой, показывающей структуру демодулирующей части в соответствии с четвертым вариантом воплощения. Демодулирующая часть, показанная на фиг. 7,согласована с приемником 1 на фиг. 2. Аналогично демодулирующей части 13, демодулирующая часть четвертого исполнения связана с аналого-цифровым преобразователем 12 и с ЦП 14. Демодулирующая часть, показанная на фиг. 7, содержит, например, регистры 206, 207 и 208 сдвиговый регистр 205, инвертор кода 210,полный сумматор 211, многорегистровое цик 31 лическое сдвиговое устройство 212, контроллер 216, регистр 217, дискриминатор 218, генератор порогового значения 219, селектор данных 220 и селекторы 221 и 222. Эта схема отличается от схемы на фиг. 6,так как здесь нет регистров 202 и 203, вход селектора данных 220 связан с выходами аналогоцифрового преобразователя 12, с регистрами 206, 207, 208 и 217, а также со сдвиговым регистром 205. Селектор 221 хранит величину суммы восьми данных воспроизведения минимумаMINRD, которую он передает на регистр 208. Селектор 222 хранит величину суммы восьми предыдущих данных воспроизведения максимума MAXRD, которую он передает на регистр 207. После передачи исходных данных на регистры 207 и 208, селекторы 221 и 222 подключаются к многорегистровому циклическому сдвиговому устройству 212. Далее описана работа четвертого варианта воплощения. Предполагается, что данные, полученные в результате сложения восьми предыдущих данных воспроизведения максимумаMAXRD, и данные, полученные в результате сложения восьми предыдущих данных воспроизведения минимума MINRD, соответственно хранятся в регистрах 207 и 208. Этот этап совпадает с этапом второго варианта, когда завершается суммирование восьми предыдущих данных воспроизведения минимума MINRD, хранимых в регистре 203, и восьми предыдущих данных воспроизведения максимума MAXRD,хранимых в регистре 202. Аналогично второму варианту воплощения дискриминатор 218 выделяет четыре уровня. 2 разрядные данные демодуляции получаются путем использования данных, полученных в результате этой операции CY0, CY1 и CY2. Сумма данных разностей DT хранится в регистре 207. Сумма данных минимума MINT хранится в регистре 208. Сумма данных разностей DT считывается из регистра 207 для последующей передачи на регистр 206 через селектор данных 220, инвертор кода 210, полный сумматор 211 и многорегистровое циклическое сдвиговое устройство 212. Таким образом, сумма данных разностей запоминается в регистре 206. Далее, сумма данных минимума MINT считывается из регистра 208 для последующей передачи на полный сумматор 211 через селектор данных 220 и инвертор кода 210 (который не инвертирует код). Так как сумма данных разностей от регистра 206 передается на полный сумматор 211, то выполняется операция сложения такая,как DT + MINT. Полученные в результате сложения данные передаются от многорегистрового циклического сдвигового устройства 212 на регистр 207. Таким образом, полученные в результате сложения (DT + MINT) данные сохраняются в регистре 207. Данные, сохраненные в регистрах 207 и 208, изменяются на 8 М и 8L, соответственно. 32 Так как дискриминатор 218 передает данные,полученные в результате оценки суммы JRD, на контроллер 216, то контроллер 216 управляет работой в соответствии с этим уровнем. Данные, полученные в результате оценки JRD, являются 2-разрядными данными "00", "01", "10" или "11" в соответствии с уровнем 0 (минимум),уровнем 1, уровнем 2 или уровнем 3 (максимум). Например, когда в результате оценки дискриминатором 218 получается максимальная величина, то контроллер 216 выполняет следующую операцию в соответствии с данными,полученными в результате оценки суммы JRD. Вначале многорегистровое циклическое сдвиговое устройство 212 переключается в режим сдвига для считывания величины суммы 8 М значений максимумов, хранимой в регистре 207. Эти считанные данные инвертируются в инверторе кода 210 для их последующего сдвига на 3 разряда в многорегистровом циклическом сдвиговом устройстве 212. В многорегистровом циклическом сдвиговом устройстве 212, величина суммы значений максимумов делится на восемь. Данные, полученные в результате деления, передаются на регистр 206. Вновь величина суммы 8 М значений максимумов считывается из регистра 207 для выполнения суммирования величины суммы 8 М с данными, полученными в результате деления, которые были сохранены в регистре 206. Данные, полученные в результате этого суммирования, сохраняются в регистре 206. Затем данные, полученные в результате сложения, считываются из регистра 206 для их последующего сложения с воспроизведенными в текущий момент данными RD, введенными из аналого-цифрового преобразователя 12 в полный сумматор 211. Данные, полученные в результате сложения, передаются на регистр 207 через многорегистровое циклическое сдвиговое устройство 212. Данные, полученные в результате сложения, запомненные в регистре 207,заменяются на RD (воспроизведенные в текущий момент данные) + 7 М. В случае, когда результат оценки дискриминатором 218 является минимальной величиной, то контроллер 216 выполняет следующую операцию в соответствии с данными, полученными в результате оценки суммы JRD. Вначале многорегистровое циклическое сдвиговое устройство 212 переключается в режим сдвига для считывания величины суммы 8L значений минимумов, которая хранится в регистре 208. Считанные данные инвертируются в инверторе кода 210 и сдвигаются на 3 разряда в многорегистровом циклическом сдвиговом устройстве 212. В многорегистровом циклическом сдвиговом устройстве 212 величина суммы значений минимумов делится на восемь. Данные, полученные в результате деления, передаются на регистр 206. Вновь величина суммы 8L значений минимумов считывается из регистра 207 для добавления 33 величины суммы 8L к данным, полученным в результате деления, которые хранятся в регистре 206. Затем данные, полученные в результате сложения, считываются из регистра 206 для добавления данных, полученных в результате сложения к воспроизведенным в текущий момент данным RD, передаваемым от аналогоцифрового преобразователя 12 на полный сумматор 211. Данные, полученные в результате сложения, передаются на регистр 207 через многорегистровое циклическое сдвиговое устройство 212. Данные, полученные в результате сложения, которые ранее были сохранены в регистре 208, изменяются на RD (данные, воспроизведенные в текущий момент) + 7L. Если результат оценки дискриминатором 218 не является ни максимальной величиной, ни минимальной величиной, то никакая операция не выполняется так, что данные в каждом регистре остаются неизменными. Таким образом, содержимое регистров 207 и 208 изменяется в соответствии с тем, является ли результат оценки максимальной величиной,минимальной величиной или не является ни максимальной величиной, ни минимальной величиной. Так как исправление данных первого,второго и третьего порогового значения, хранимых в регистре 217 выполняется так же, как и в третьем варианте воплощения, то соответствующее описание не приводится. Таким образом, в соответствии с четвертым вариантом может быть получен тот же эффект, что и в случае третьего варианта воплощения. Промышленная применимость В соответствии с первым аспектом настоящего изобретения, входной аналоговый сигнал, чья амплитуда промодулирована несколькими уровнями, преобразуется в цифровой сигнал в соответствии с уровнем аналогового сигнала. Поэтому имеется возможность правильной демодуляции многоуровневого сигнала, не испытывая влияния от колебания характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного несбалансированного искажения. В соответствии со вторым аспектом настоящего изобретения входной аналоговый сигнал, чья амплитуда промодулирована несколькими уровнями, демодулируется в соответствии с уровнем аналогового сигнала после преобразования аналогового сигнала в цифровой сигнал. Далее, когда уровень цифрового сигнала превышает максимальное пороговое значение или меньше минимального порогового значения, то выделяется уровень цифрового сигнала. Соответственно имеется возможность правильной демодуляции, не испытывая влияние колебания характеристик элементов схемы. Далее,имеется возможность правильной демодуляции 34 без сдвига уровня даже в случае однородного,несбалансированного искажения. В соответствии с третьим аспектом настоящего изобретения, совокупность ранее полученных пороговых значений получается из совокупности сигналов, которые имеют более высокий уровень, чем максимальное пороговое значение или имеют меньший уровень, чем минимальное пороговое значение. Поэтому имеется возможность правильной демодуляции, не испытывая влияние от колебаний характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного несбалансированного искажения. В соответствии с четвертым аспектом настоящего изобретения входной аналоговый сигнал, чья амплитуда модулируется несколькими уровнями, демодулируется в соответствии с уровнем сигнала после преобразования аналогового сигнала в цифровой сигнал. Поэтому имеется возможность правильной демодуляции, не испытывая влияния от колебаний характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня,даже если имеется однородное или несбалансированное искажение. В соответствии с пятым аспектом настоящего изобретения входной аналоговый сигнал,чья амплитуда промодулирована несколькими уровнями, демодулируется в соответствии с уровнем сигнала после преобразования аналогового сигнала в цифровой сигнал. Далее, когда уровень цифрового сигнала превышает максимальное пороговое значение или ниже минимального порогового значения, то выделяется уровень цифрового сигнала. Поэтому имеется возможность правильной демодуляции, не испытывая влияния от колебаний параметров элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного несбалансированного искажения. В соответствии с шестым аспектом настоящего изобретения, совокупность пороговых значений получается из совокупности ранее полученных цифровых сигналов, имеющих более высокий уровень, чем максимальное пороговое значение, или имеющих более низкий уровень, чем минимальное пороговое значение. Поэтому имеется возможность правильной демодуляции, не испытывая влияние от колебаний характеристик элементов схемы. Далее, имеется возможность правильной демодуляции без сдвига уровня даже в случае однородного несбалансированного искажения. Знакомым с данной областью техники очевидны преимущества и модификации настоящего изобретения. Поэтому настоящее изобретение в соответствии с более широкими аспектами не ограничено конкретными деталями, представленными устройствами и проиллюстриро 35 ванными примерами, показанными и описанными здесь. Соответственно могут быть выполнены различные модификации без отрыва от духа и сути общей изобретательской концепции в соответствии с тем, что указано в прилагаемой формуле изобретения и ее эквивалентах. ФОРМУЛА ИЗОБРЕТЕНИЯ 1. Устройство демодуляции многоуровневого сигнала, содержащее- аналого-цифровой преобразователь для преобразования входного аналогового многоуровневого сигнала в цифровой сигнал;- устройство распознавания уровня цифрового сигнала посредством сравнения цифрового сигнала с совокупностью данных пороговых уровней, соответствующей множеству уровней входного аналогового сигнала;- устройство усреднения первых цифровых сигналов, соответствующих первому уровню многих уровней входного аналогового сигнала;- устройство усреднения вторых цифровых сигналов, соответствующих второму уровню многих уровней входного аналогового сигнала;- устройство приведения в действие и настройки, выполненное с возможностью приведения в действие одного устройства из числа упомянутых устройств усреднения первого сигнала и упомянутого устройства усреднения второго сигнала на основе усредненного первого цифрового сигнала и усредненного второго цифрового сигнала и настройки упомянутого устройства распознавания на основе новейшего усредненного первого цифрового сигнала и усредненного второго цифрового сигнала, полученного указанным приведенным в действие устройством усреднения сигнала, с возможностью правильного распознавания устройством распознавания уровня цифрового сигнала. 2. Устройство демодуляции многоуровневого сигнала по п.1, в котором упомянутое устройство приведения в действие и настройки содержит устройство для коррекции совокупности данных пороговых уровней на основе новейшего усредненного первого цифрового сигнала и усредненного второго цифрового сигнала, полученного указанным приведенным в действие устройством усреднения сигнала. 3. Устройство демодуляции многоуровневого сигнала по п.1, в котором упомянутое устройство приведения в действие и настройки содержит устройство нормализации цифрового сигнала до его сравнения с совокупностью данных пороговых уровней на основе новейшего усредненного первого цифрового сигнала и усредненного второго цифрового сигнала, полученного указанным приведенным в действие устройством усреднения сигнала. 4. Устройство демодуляции многоуровневого сигнала, содержащее- аналого-цифровой преобразователь для преобразования входного многоуровневого аналогового сигнала в цифровой сигнал;- устройство распознавания уровня цифрового сигнала посредством сравнения цифрового сигнала с совокупностью данных пороговых уровней, соответствующей множеству уровней входного аналогового сигнала, и формирования выходного сигнала, соответствующего демодулированному аналоговому сигналу; и- устройство для коррекции совокупности данных пороговых уровней на основе предшествующего цифрового сигнала, распознанного в качестве первого уровня, и предшествующего цифрового сигнала, распознанного в качестве второго уровня, когда упомянутое устройство распознавания распознает уровень цифрового сигнала в качестве первого уровня или второго уровня. 5. Устройство по п.4, в котором упомянутое устройство коррекции корректирует совокупность данных порогового уровня на основе среднего значения предшествующих цифровых сигналов, распознанных в качестве первого уровня, и среднего значения предшествующих цифровых сигналов, распознанных в качестве второго уровня. 6. Устройство по п.4, в котором упомянутые устройства коррекции содержат- первые и вторые устройства памяти, отвечающие, соответственно, первому и второму уровням, при этом упомянутые устройства памяти действуют по принципу "первый записанный - первый считанный" (FIFO) и обеспечивают запоминание и хранение множества цифровых сигналов; устройства для занесения цифровых сигналов в упомянутые первые или вторые устройства памяти, когда упомянутые устройства распознавания обеспечивают распознавание уровня цифрового сигнала в качестве первого или второго уровней; устройства для усреднения цифровых сигналов, сохраняемых в первых и вторых устройствах памяти, соответственно; и средства для вычисления совокупности данных пороговых уровней на основе усредненных значений сигналов, сохраняемых в упомянутых первых и вторых устройствах памяти. 7. Устройство по п.6, дополнительно содержащее устройства предварительного занесения множества цифровых исходных сигналов в упомянутые первые и вторые устройства памяти. 8. Устройство по п.4, в котором устройство распознавания выполнено с возможностью распознавания в качестве первого и второго уровней минимального и максимального уровней соответственно. 9. Способ демодуляции многоуровневого сигнала, при котором осуществляют преобразование входного многоуровневого аналогового сигнала в цифровой сигнал; распознавание уровня цифрового сигнала посредством сравне 37 ния цифрового сигнала с совокупностью данных пороговых уровней, соответствующей множеству уровней входного аналогового сигнала, и формирование на выходе сигнала, соответствующего демодулированному аналоговому сигналу; а также коррекцию совокупности данных пороговых уровней на основе предшествующего цифрового сигнала, распознанного в качестве первого уровня, и предшествующего цифрового сигнала, распознанного в качестве второго уровня, когда упомянутая операция распознавания обеспечивает распознавание уровня цифрового сигнала в качестве первого уровня или второго уровня. 10. Способ по п.9, при котором коррекция предусматривает коррекцию совокупности данных пороговых уровней на основе усреднения предшествующих цифровых сигналов, распознанных в качестве первого уровня, и усреднения предшествующих цифровых сигналов, распознанных в качестве второго уровня. 11. Способ по п.9, при котором коррекция предусматривает запоминание и хранение множества цифровых сигналов в первых и вторых средствах памяти, отвечающих первому и второму уровням, соответственно, когда упомянутое действие распознавания обеспечивает распознавание уровня цифрового сигнала в качестве первого или второго уровня, при этом упомянутые средства памяти действуют по принципу(FIFO); усреднение цифровых сигналов, сохраняемых в упомянутых первых и вторых средствах памяти, соответственно; и вычисление совокупности данных пороговых уровней на основе усредненных значений сигналов, сохраняемых в упомянутых первых и вторых средствах памяти. 12. Способ по п.11, при котором предусматривают действие по предварительному занесению множества цифровых исходных сигналов в упомянутые первые и вторые средства памяти. 13. Способ по п.9, когда упомянутые первый и второй уровни соответствуют минимальному и максимальному уровням. 14. Устройство демодуляции многоуровневого сигнала, содержащее- устройство преобразования многоуровневого входного аналогового сигнала в цифровой сигнал;- устройство нормализации цифрового сигнала, выполненное с возможностью приведения цифровых сигналов с одинаковым уровнем в заранее определенный диапазон, первый вход которого соединен с выходом устройства преобразования многоуровневого входного аналогового сигнала в цифровой сигнал;- устройство распознавания уровня нормализованного цифрового сигнала и формирования выходного сигнала, соответствующего демодулированному аналоговому сигналу, имеющее вход, соединенный с выходом устройства 38 нормализации, первый выход, предназначенный для вывода выходного сигнала, и второй выход,предназначенный для передачи цифровых данных, распознанных в качестве первого или второго уровня, при этом данное устройство выполнено с возможностью распознавания уровня нормализованного цифрового сигнала посредством сравнения цифрового сигнала с совокупностью данных порогового уровня;- устройство коррекции нормализованных значений упомянутого устройства нормализации цифрового сигнала, вход которого соединен со вторым выходом устройства распознавания уровня нормализованного цифрового сигнала и формирования выходного сигнала, и выход которого соединен со вторым входом устройства нормализации цифрового сигнала, выполненное с возможностью коррекции нормализованных значений средства нормализации на основе предшествующего цифрового сигнала, распознанного устройством распознавания уровня нормализованного цифрового сигнала и формирования выходного сигнала в качестве первого уровня, и предшествующего цифрового сигнала,распознанного устройством распознавания уровня нормализованного цифрового сигнала и формирования выходного сигнала в качестве второго уровня. 15. Устройство по п.14, в котором упомянутые устройства нормализации обеспечивают нормализацию цифрового сигнала с коэффициентом масштабирования, имеющим первую величину, являющуюся результатом усреднения предшествующих цифровых сигналов, распознанных в качестве первого уровня, и вторую величину, являющуюся результатом усреднения предшествующих цифровых сигналов, распознанных в качестве второго уровня. 16. Устройство по п.14, в котором упомянутые устройства нормализации содержат первые и вторые устройства памяти, отвечающие первому и второму уровням, соответственно,при этом упомянутые устройства памяти обеспечивают запоминание и хранение множества цифровых сигналов; и устройства нормализации цифровых сигналов с коэффициентом масштабирования, имеющим первую величину, являющуюся результатом усреднения цифровых сигналов, сохраняемых упомянутыми первыми устройствами памяти, и вторую величину, являющуюся результатом усреднения цифровых сигналов, сохраняемых упомянутыми вторыми устройствами памяти. 17. Устройство по п.16, дополнительно содержащее устройства для предварительного занесения множества цифровых исходных сигналов в упомянутые первые и вторые устройства памяти. 18. Устройство по п.16, в котором упомянутые устройства коррекции содержат устройства для занесения цифровых сигналов в упомянутые первые или вторые устройства памяти, 39 когда упомянутые устройства распознавания обеспечивают распознавание уровня цифрового сигнала в качестве первого или второго уровня по принципу "первый записываемый - первый считываемый" (FIFO). 19. Устройство по п.14, в котором упомянутые устройства нормализации содержат первые устройства памяти для запоминания и хранения суммарной величины для N цифровых сигналов, распознанных в качестве первого уровня упомянутыми устройствами распознавания, где N - целое число; вторые устройства памяти для запоминания и хранения суммарной величины для N цифровых сигналов, распознанных в качестве второго уровня упомянутыми устройствами распознавания; и устройства для нормализации цифрового сигнала с коэффициентом масштабирования, имеющим первую величину, являющуюся результатом домножения суммарной величины для цифровых сигналов, сохраняемой упомянутыми первыми устройствами памяти, на величину 1/N, и вторую величину, являющуюся результатом домножения суммарной величины для цифровых сигналов, сохраняемой упомянутыми вторыми устройствами памяти, на величину 1/N. 20. Устройство по п.19, дополнительно содержащее устройства для предварительного занесения множества цифровых исходных сигналов в упомянутые первые и вторые устройства памяти. 21. Устройство по п.19, в котором упомянутые устройства коррекции содержат устройства для модификации суммарной величины для упомянутых первых или вторых устройств памяти посредством изменения цифрового сигнала на выходе упомянутых устройств преобразования путем домножения суммарной величины,сохраняемой в упомянутых первых или вторых устройствах памяти, на величину (N-1)/N и сложения результата с цифровым сигналом на выходе упомянутых устройств преобразования,когда упомянутые устройства распознавания обеспечивают распознавание уровня цифрового сигнала в качестве первого уровня или второго уровня. 22. Устройство по п.14, в котором устройство распознавания выполнено с возможностью распознавания в качестве первого и второго уровней минимального и максимального уровней соответственно. 23. Устройство по п.14, дополнительно содержащее устройства для коррекции совокупности данных пороговых уровней на основе нормализованного цифрового сигнала на выходе упомянутых устройств нормализации. 24. Устройство по п.14, дополнительно содержащее устройства для коррекции совокупности данных пороговых уровней на основе нормализованного цифрового сигнала на выходе упомянутых устройств нормализации, когда упомянутые устройства распознавания обеспе 000985 40 чивают распознавание уровня цифрового сигнала в качестве первого уровня или второго уровня. 25. Способ демодуляции многоуровневого сигнала, при котором осуществляют преобразование входного аналогового многоуровневого сигнала в цифровой сигнал; нормализацию цифрового сигнала таким образом, чтобы цифровые сигналы, имеющие одинаковый уровень,находились в предварительно оговоренном диапазоне; распознавание уровня нормализованного цифрового сигнала посредством сравнения цифрового сигнала с совокупностью данных пороговых уровней, соответствующей множеству уровней входного аналогового сигнала, и формирование выходного сигнала, соответствующего демодулированному аналоговому сигналу; а также коррекцию диапазона нормализованных значений для упомянутого действия нормализации на основе предшествующего цифрового сигнала, распознанного в качестве первого уровня, и предшествующего цифрового сигнала, распознанного в качестве второго уровня, когда упомянутое действие распознавания обеспечивает распознавание уровня цифрового сигнала в качестве первого уровня или второго уровня. 26. Способ по п.25, при котором осуществляют нормализацию цифрового сигнала с коэффициентом масштабирования, имеющим первую величину, являющуюся результатом усреднения предшествующих цифровых сигналов,распознанных в качестве первого уровня, и вторую величину, являющуюся результатом усреднения предшествующих цифровых сигналов,распознанных в качестве второго уровня. 27. Способ по п.25, при котором осуществляют запоминание и хранение множества цифровых сигналов в первых и вторых устройствах памяти, отвечающих первому и второму уровням, соответственно; и нормализацию цифрового сигнала с коэффициентом масштабирования,имеющим первую величину, являющуюся результатом усреднения цифровых сигналов, сохраняемых упомянутыми первыми устройствами памяти, и вторую величину, являющуюся результатом усреднения цифровых сигналов,сохраняемых упомянутыми вторыми устройствами памяти. 28. Способ по п.27, при котором осуществляют предварительное занесение множества цифровых исходных сигналов в упомянутые первые и вторые устройства памяти. 29. Способ по п.27, когда упомянутое действие коррекции предусматривает действие по занесению цифрового сигнала в упомянутые первые или вторые средства памяти, когда упомянутое действие распознавания предусматривает распознавание уровня цифрового сигнала в качестве первого или второго уровня по принципу "первый записанный - первый считанный" 41 30. Способ по п.25, при котором осуществляется запоминание и хранение суммарной величины для N цифровых сигналов, распознанных в качестве первого уровня упомянутыми устройствами распознавания, в первых устройствах памяти, где N - целое число; запоминание и хранение суммарной величины для N цифровых сигналов, распознанных в качестве второго уровня упомянутыми устройствами распознавания, во вторых средствах памяти; и нормализацию цифрового сигнала с коэффициентом масштабирования, имеющим первую величину,являющуюся результатом домножения суммарной величины для цифровых сигналов, сохраняемой в упомянутых первых устройствах памяти, на величину 1/N, и вторую величину, являющуюся результатом домножения суммарной величины для цифровых сигналов, сохраняемой в упомянутых вторых устройствах памяти, на величину 1/N. 31. Способ по п.30, дополнительно предусматривающий действие по предварительному занесению множества цифровых исходных сигналов в упомянутые первые и вторые средства памяти. 32. Способ по п.30, когда упомянутое действие коррекции предусматривает действие по модификации суммарной величины для упомянутых первых или вторых устройств памяти 42 посредством изменения цифрового сигнала, образующегося в результате действия преобразования, путем домножения суммарной величины,сохраняемой в упомянутых первых или вторых устройствах памяти, на величину (N-1)/N и сложения результата с цифровым сигналом, образующимся в результате действия преобразования, когда упомянутое действие распознавания обеспечивает распознавание уровня цифрового сигнала в качестве первого уровня или второго уровня. 33. Способ по п.25, когда упомянутые первый и второй уровни соответствуют минимальному и максимальному уровням. 34. Способ по п.25, при котором осуществляют коррекцию совокупности данных пороговых уровней на основе нормализованного цифрового сигнала, образующегося в результате упомянутого действия нормализации. 35. Способ по п.25, при котором осуществляют коррекцию совокупности данных пороговых уровней на основе нормализованного цифрового сигнала, образующегося в результате упомянутого действия нормализации, когда упомянутое действие распознавания обеспечивает распознавание уровня цифрового сигнала в качестве первого уровня или второго уровня.