Реконфигурируемый процессор и способ управления работой процессорной системы

1 1. Предпосылки создания изобретения 1.1. Уровень техники В выложенной заявке DE 4416881 А 1 описан способ обработки данных. При этом предусмотрено использование однородной структуры элементов, или ячеек, с возможностью практически свободного конфигурирования их функций и объединения в сеть. Вне зависимости от упомянутой заявки все большее распространение в вычислительной технике находят логические микросхемы типа программируемых вентильных матриц (ПВМ),используемые для построения операционных устройств и устройств обработки данных из большого количества отдельных логических элементов. Другая известная технология заключается в построении устройств обработки данных из имеющих неизменяемую конфигурацию операционных устройств с программным управлением, объединенных в сеть с практически неизменяемой структурой, так называемых систолических процессоров. 1.2. Проблемы 1.2.1. Логические микросхемы из заявкиDE 4416881 А 1 технологии является очень трудоемкой и сложной из-за наличия большого количества небольших логических элементов. Для управления одним логическим элементом необходимо ввести в статическое запоминающее устройство с произвольной выборкой (СЗУПВ) несколько управляющих бит. Для каждого логического элемента существует адрес ячейки в СЗУПВ (СЗУПВ-адрес). Количество конфигурируемых СЗУПВ-ячеек очень велико, что требует под их размещение сравнительно большой площади, а конфигурирование и реконфигурирование таких микросхем связано с большими затратами времени. Потребность в большой площади является особым недостатком, поскольку производительность VPU с увеличением количества элементов снижается. Однако полезная площадь микросхемы ограничена технологией изготовления кристалла интегральной схемы (ИС). Цена одного кристалла (или чипа) возрастает примерно в квадратичной зависимости от площади его поверхности. Вследствие того, что структура при объединении в сеть строится на многократном воспроизведении связей каждого элемента с его ближайшими соседними элементами, широковещание, т.е. одновременная передача данных нескольким адресатам, становится невозможной. При необходимости реконфигурирования VPU в процессе их работы в высшей степени желательно добиться возможности проведения такого реконфигурирования за короткий промежуток времени. Однако этому препятствует большое количество конфигурационных данных, необходи 004240 2 мых для реконфигурирования чипа. Кроме того,отсутствует какая-либо возможность отключить ячейки от напряжения питания или тактировать их с меньшей тактовой частотой, чтобы свести потери производительности к минимуму. 1.2.2. Программируемые вентильные матрицы (ПВМ) ПВМ, представляющие особый интерес для описываемой области применения, в большинстве случаев состоят из мультиплексора или образованы просмотровыми таблицами (ПТ). Для их реализации используют СЗУПВ-ячейки. Из-за большого количества малых СЗУПВ-ячеек их конфигурация является очень сложной. Необходимость использовать большие объемы данных связана соответственно с большими затратами времени на конфигурирование и реконфигурирование. Кроме того, под размещение СЗУПВ-ячеек требуется очень большая площадь. Однако полезная площадь микросхемы ограничена технологией изготовления кристалла ИС. Цена одного кристалла и в этом случае возрастает примерно в квадратичной зависимости от площади его поверхности. Основанная на использовании СЗУПВ технология из-за времени, требуемого на обращение или доступ к СЗУПВ, снижает быстродействие в сравнении с непосредственно интегрированными логическими схемами. Несмотря на то, что многие ПВМ базируются на шинных структурах, отсутствуют какие-либо возможности широковещания для быстрой и эффективной одновременной передачи данных нескольким адресатам. При необходимости реконфигурирования ПВМ в процессе их работы в высшей степени желательно добиться возможности проведения такого реконфигурирования за короткий промежуток времени. Однако этому препятствует большое количество конфигурационных данных,необходимых для реконфигурирования. Сами ПВМ не обладают возможностью рационально изменять их конфигурацию во время работы. Поэтому программисту следует особо следить за надлежащим протеканием процесса, чтобы он не оказывал отрицательного влияния на данные и на окружающие ПВМ внешние логические схемы. Кроме того, в таких ПВМ отсутствует развитая логика, которая позволила бы свести к минимуму потери производительности. Отсутствуют также специальные функциональные блоки, позволяющие квитировать внутренние рабочие состояния на управляющие ПВМматрицами логические схемы. 1.2.3. Систолические процессоры У систолических процессоров проблема реконфигурирования полностью отпадает, однако эти процессоры не обладают гибкостью,поскольку имеют жесткую внутреннюю организацию. Команды в таких процессорах с каждым новым циклом выполнения программы декодируются вновь. Как и в случаях, описанных в предыдущих двух разделах, в этих процессорах 3 также отсутствуют функции, позволяющие осуществлять широковещание или эффективно минимизировать потери производительности. 1.3. Задача изобретения и предлагаемое в изобретении усовершенствование Исходя из вышеизложенного, в основу настоящего изобретения была положена задача разработать реконфигурируемый процессор,который обладал бы гибкими возможностями конфигурирования его функций и объединения в сеть. Указанная задача решается с помощью отличительных признаков п.1 формулы изобретения, а также с помощью способа согласно п.10 формулы. При выполнении программы по заданному алгоритму программируемому процессору не требуется декодирования команд. Его можно реконфигурировать в процессе работы, не затрагивая окружающие его операционные устройства, модули обработки данных и потоки данных. Объем конфигурационных данных очень незначителен, что положительно сказывается на компактности размещения логических элементов и на скорости конфигурирования. Внутренние шинные системы создают возможность широковещания, обеспечивая быструю и эффективную передачу больших объемов данных. В предлагаемом программируемом процессоре предусмотрена функция энергосбережения, позволяющая полностью отключить его от источника тока, а также имеется делитель тактовой частоты, позволяющий управлять работой этого процессора с меньшей тактовой частотой. Кроме того, предусмотрены особые механизмы,обеспечивающие подачу на внешние управляющие устройства квитирующих сигналов о внутренних состояниях этого устройства. 2. Описание изобретения 2.1. Краткое описание предлагаемого в изобретении технического решения В описании изобретения представлена структура схемного элемента для микросхем,описанных в DE 4416881 А 1, систолических матриц, динамически программируемых вентильных матриц (ДПВМ), ПВМ и т.д. В этот элемент интегрировано расширенное за счет наличия особых функций арифметикологическое устройство (расширенное АЛУ или РАЛУ), осуществляющее обработку данных. Для конфигурирования РАЛУ предусмотрен функциональный регистр, что значительно сокращает необходимый для конфигурирования объем данных. Имеется возможность свободного каскадного включения такого элемента с помощью шинной системы, при этом РАЛУ соединено с шинной системой по развязывающей схеме через регистры ввода-вывода. Регистры вывода возвращают сигнал обратно на вход РАЛУ, обеспечивая возможность выполнения последовательных операций. Функцию подключения к шине берет на себя контроллер шины, 004240 4 подключающий шину к сети в соответствии с регистром шины. При этом указанный контроллер выполнен таким образом, что обеспечивается передача данных нескольким адресатам (широковещание). Предусмотренная схема синхронизации управляет обменом данными между несколькими элементами по шинной системе. РАЛУ, схема синхронизации, контроллер шины и регистры выполнены таким образом, что они позволяют реконфигурировать каждый элемент в процессе его работы независимо от окружающих его элементов. Функциональный регистр обеспечивает возможность выбора параметров энергосберегающего режима, в котором элемент отключается от источника питания; таким же образом можно использовать настройку делителей тактовой частоты для снижения рабочей частоты. 2.2. Подробное описание изобретения Структура предлагаемого в изобретении элемента (элемент процессорной матрицы или ЭПМ) аналогична описанной в DE 4416881 А 1 или известным ПВМ-элементам, при этом отдельные ЭПМ можно каскадировать с получением процессорной матрицы (ПМ). Каждый ЭПМ состоит из нескольких следующих функциональных модулей. 2.3. Расширенное арифметико-логическое устройство (РАЛУ) Операционное устройство представляет собой расширенное арифметико-логическое устройство (РАЛУ) с неизменяемой структурой,реализованной на логических схемах. РАЛУ представляет собой обычное известное арифметико-логическое устройство (АЛУ), расширенное за счет специальных функций типа функции счетчика. Такое РАЛУ может выполнять множество арифметических и логических операций,которые нет необходимости рассматривать более подробно, поскольку соответствующую информацию можно найти в описаниях АЛУ, известных из уровня техники. РАЛУ имеет прямой доступ к своим собственным результатам,которые, как описано ниже, возвращаются назад в виде операнда. Такая схема позволяет реализовать функцию счетчика или выполнение последовательных операций, как, например, последовательное умножение, деление или разложение в ряд. Кроме собственного результата РАЛУ выдает сигналы "перенос-АменьшеВ" и "АравноВ-0 детектирован". При этом либо сигнал "перенос-АменьшеВ" выдается как сигнал переноса при арифметических операциях, либо при сравнении двух значений путем вычитания перенос, т.е. сигнал "переносАменьшеВ" означает, что АВ или ВА в зависимости от отрицательного операнда. Этот сигнал представляет собой обычный сигнал переноса, генерируемый полным сумматором. Сигнал "АравноВ-0 детектирован" указывает на то, что результат в регистре временного хранения результата Р-РЕГсдв равен 0. Этот сигнал 5 формируется на основании результата с помощью логической операции НЕ-ИЛИ. Указанные сигналы используются для простого анализа логических состояний и могут поступать обратно в загрузочный логический элемент (БЗП,блок загрузки программы). В зависимости от области применения устройства может быть предусмотрено наличие и других сигналов состояния. Функцию РАЛУ конфигурирует функциональный регистр (Ф-РЕГБЗП, где аббревиатура"РЕГБЗП" означает, что запись в этот регистр осуществляет блок загрузки программ). 2.3.1. Регистры операнда (О-РЕГ) Входные операнды РАЛУ хранятся в двух независимых регистрах операнда (О-РЕГ). Благодаря этому их независимо от своего состояния может использовать устройство, выдающее данные (источник данных). Наличие такой возможности необходимо для того, чтобы можно было обеспечить подсоединение к шине по развязывающей схеме (т.е. "развязаться" с шиной) и автономно реконфигурировать ПМ. Один из регистров О-РЕГ или они оба имеют функцию сдвига, которой при необходимости отдельно для каждого регистра О-РЕГ управляет РАЛУ. Функция сдвига позволяет РАЛУ выполнять последовательные операции типа последовательного умножения или деления. Сдвиговые регистры операнда О-РЕГ ниже обозначены как О-РЕГсдв. 2.3.2. Сдвиговые регистры результата (РРЕГсдв) Полученный РАЛУ результат временно хранится в регистре результата (Р-РЕГсдв). Благодаря этому отсутствует необходимость во временной синхронизации с принимающим (-ими) этот результат устройством (-ами) (адресатами данных). Регистр Р-РЕГсдв имеет управляемую РАЛУ функцию сдвига, позволяющую выполнять последовательные операции. 2.3.3. Мультиплексор Р 2O-МЛП Хранящиеся в регистре Р-РЕГсдв данные результатов с помощью мультиплексора (Р 2 ОМЛП) встраиваются в качестве операнда в цепь обмена данными между одним из регистров операнда О-РЕГ и РАЛУ для передачи результата по цепи обратной связи, используемой для выполнения последовательных операций, работы в режиме счетчика и выполнения других аналогичных функций. Управление мультиплексором осуществляет функциональный регистр Ф-РЕГБЗП. 2.3.4. Тактовые циклы Целесообразно, что, однако, не является обязательно необходимым, управлять регистрами О-РЕГ(сдв) положительным фронтом тактового импульса, а регистрами Р-РЕГсдв управлять следующим за ним отрицательным фронтом тактового импульса. Благодаря такому решению РАЛУ на выполнение своей функции выделяется одна половина тактового импульса, 004240 6 а вторая его половина может быть использована для передачи сигналов и для работы мультиплексора. В результате, за каждый тактовый импульс обеспечивается выполнение одной полной операции. 2.3.5. Конечный автомат (КА) Для управления вычислительным процессом в РАЛУ имеется конечный автомат (КА). Этот КА управляет регистрами О-РЕГ и РРЕГсдв и их функциями сдвига, а также мультиплексором Р 20-МЛП. Благодаря этому обеспечивается возможность простого выполнения последовательных операций и осуществления функций подсчета и сдвига таким расширенным АЛУ. Сам конечный автомат может быть реализован простым путем в соответствии с уровнем техники. 2.3.6. Блок синхронизации Для синхронизации ЭПМ в состоящей из таких элементов процессорной матрице (ПМ) предусмотрен блок синхронизации. Этот блок обрабатывает описанные ниже входные сигналы, служащие для выполнения протокола передачи данных с квитированием установления связи. Сигнал rACK(h/l) Адресат данных квитирует этим сигналом получение данных. При этом сигнал rACKh представляет собой сигнал, квитирующий получение старшего байта результата (биты 8-15), а сигнал rАСKl квитирует получение младшего байта результата (биты 0-7). Оба сигнала пропускают через схему И (т.е. над ними выполняют логическую операцию И: rACKh И rACKl),получая сигнал rАСК. Сигнал rАСК не является истинным, пока одно из устройств приема данных (адресатов данных) или они оба осуществляют обработку своих данных, и становится истинным по окончании обработки данных этими обоими устройствами и после сохранения полученного результата в регистре Р-РЕГсдв. В дальнейшем сигналы rACK(h/l) часто рассматриваются как сигнал rАСК, полученный в результате логической операции И (rACKhrACKl). Сигнал oRDY(1/2) Источник данных сигнализирует этим сигналом о своей готовности передавать новые данные. Сигнал oRDY не является истинным,пока источник данных осуществляет обработку своих данных, и становится истинным по получении источником данных результата, каковым является операнд ЭПМ-элемента. При этом сигнал oRDY1 представляет собой разрешающий сигнал источника данных, посылающего первый операнд, а сигнал oRDY2 представляет собой такой же сигнал источника данных, посылающего второй операнд. На основании обоих указанных сигналов после выполнения над ними логической операции И (oRDY1 И oRDY2) получают сигнал oRDY. Этот сигнал oRDY является истинным только тогда, когда оба источни 7 ка данных готовы посылать данные. В дальнейшем сигналы oRDY(1/2) часто рассматриваются как сигнал oRDY, полученный в результате логической операции И (oRDY1oRDY2). На основании входных сигналов и состояния блока синхронизации, которое вместе с управлением вычислительным процессом в РАЛУ отображает общее состояние ЭПМ, генерируются выходные сигналы, которые в свою очередь для блоков синхронизации источников и адресатов данных являются входными сигналами. Для управления вычислительным процессом в РАЛУ используются информация о ее состоянии и функциональный регистр Ф-РЕГБЗП. Сигнал rRDY Этот сигнал показывает, что ЭПМ закончил свою обработку данных, и результат этой обработки находится в регистре Р-РЕГсдв. Сигнал rRDY передается в виде сигнала rRDYh и сигнала rRDYl обоим адресатам данных. Однако при этом речь идет об одном и том же сигнале. Сигнал оАСК Этот сигнал показывает, что ЭПМ закончил обработку своих операндов и готов к приему новых данных в регистр О-РЕГ(сдв). Сигнал оАСК поступает в виде сигнала оАСК 1 и сигнала оАСК 2 на оба источника данных. Однако при этом речь идет об одном и том же сигнале. Уровень сигналов RDY сохраняется до поступления квитирующего сигнала АСК (от англ."acknowledgement"). Это необходимо на случай реконфигурирования адресата данных при передаче ему данных. Сохранение заданного уровня сигнала RDY вплоть до квитирования сигналом АСК позволяет адресату данных после реконфигурирования распознать наличие подготовленных к приему данных и принять их. В приведенной ниже таблице показана логическая связь между сигналами при их прохождении через несколько ЭПМ: Источник данных На примере этой таблицы видно, что выходной сигнал rRDY источника данных является входным сигналом oRDY1 или oRDY2 элемента процессорной матрицы (ЭПМ), а выходной сигнал rRDY элемента процессорной матрицы является входным сигналом oRDY для адресата данных. В приведенной ниже таблице представлены режимы работы блока синхронизации: Режимы Описание режима Примечание работы Ожидание ЭПМ ожидает поступ- Только при отсутствии Выполнение одноцикКвитирование операндов ловой операции Выполнение цикла мноЦикл n гоцикловой операции Выполнение последнеЦикл Z го цикла многоцикло- Квитирование операндов вой операции Ожидание ЭПМ ожидает квитиТолько при наличии РЕЗ рования результата предыдущего результата Приостановка работы по окончании текущего цикла с последующим Останов квитированием реконфигурирования, если результат также был квитирован Цикл 1 Блок синхронизации предоставляет особый режим, разрешающий выдачу тактового сигнала только при наличии операндов. Указанный режим целесообразно использовать прежде всего в тех случаях, когда источники данных выдают свои данные не на каждом такте процессора, а только на каждом n-ном такте. Такт при этом соответствует периоду обычного тактового сигнала, а его выдача разрешается по сигналу rАСК или oRDY(1/2). Такое разрешение на выдачу тактового сигнала обозначается как "одноразовое срабатывание", а соответствующий режим разрешения на выдачу тактового сигнала назван режимом "одноразового срабатывания". Сам тактовый сигнал при этом подают на вентиль И,где его и один из разрешающих сигналов подвергают логической операции И. За этот режим и выбор сигнала отвечает функциональный регистр Ф-РЕГБЗП. Сформированный с помощью сигнала rАСК или oRDY(1/2) разрешающий сигнал может быть продлен конечным автоматом. Это необходимо для того, чтобы операции,требующие для их выполнения более одного такта, можно было выполнять в режиме одноразового срабатывания. Для обеспечения такой возможности передаваемый по соответствующей сигнальной шине сигнал конечного автомата вместе с разрешающим сигналом пропускают через схему ИЛИ. При поступлении в функциональный регистр Ф-РЕГБЗП записи "ОСТАНОВ" блок синхронизации выполняет текущую операцию до конца. После этого дальнейший прием и квитирование операндов прекращаются. Как только сигнал rАСК укажет на прием результата адресатом данных, сигнал "реконфигурирование" укажет на готовность загрузочного логического элемента (БЗП) к реконфигурированию. Этот сигнал генерируется за счет того, что сигналrАСК обеспечивает запоминание записи "ОСТАНОВ" функционального регистра Ф-РЕГБЗПD-триггером. Вызов сигнала "реконфигурирование" может осуществляться при обращении загрузочного логического элемента (БЗП) к функциональному регистру Ф-РЕГБЗП путем считывания того двоичного разряда, в котором находится запись "ОСТАНОВ". 9 Аналогичным образом блок синхронизации может использоваться для формирования и анализа или обработки сигналов состояний сбоя и других состояний. 2.3.7. Блок шинного мультиплексирования Для передачи операндов и результатов на внешние шинные системы используется блок шинного мультиплексирования (ШМ-блок), в состав которого входят 2 мультиплексора и 2 вентиля, при этом оба мультиплексора (О-МЛП) предназначены для передачи операндов, а оба вентиля (Р-ВЕНТИЛЬ) предназначены для передачи результата, причем для младшего (L) и старшего (Н) байтов, образующих результат,предусмотрено по одному переключателю. Мультиплексорами и переключателями управляют мультиплексорные регистры М-РЕГБЗП. Переключатели управляют передачей сигналов блока синхронизации на шину. При этом мультиплексоры/переключатели и сигналы соотносятся друг с другом следующим образом: О-МЛП 1rRDY, rACKl Вентиль Р-ВЕНТИЛЬ можно привести регистром М-РЕГБЗП в состояние, в котором он не управляет ни одной шинной системой. В представленной ниже таблице приводится описание сигналов и структура их соответствующих интерфейсов: СигналD70 Операн- ОперанРезультат Значение Результат ды гото- ды квиквитиро- Данные сигнала готов вы тированы ван ОткрыВ обоих тый Тип Вход Драйвер Вход направколлеклениях тор Один источник данных может посылать данные нескольким адресатам (широковещание). С этой целью несколько адресатов данных подключаются к одной и той же шине. Для квитирования приема данных задающий каскад линии передачи квитирующего сигнала оАСК выполнен в виде драйвера на транзисторе с открытым коллектором. При этом шина работает как монтажное И, т.е. необходимый для квитирования высокий уровень напряжения (Нуровень) устанавливается лишь при условии квитирования приема данных всеми адресатами данных. Обеспечивается это за счет того, что каждый не квитирующий прием данных адресат данных через транзистор с открытым коллектором возвращает напряжение на шине на низкий уровень (L-уровень). Квитирующие же прием данных адресаты не управляют транзистором с открытым коллектором и не создают тем самым нагрузки на шине. В случае квитирования приема данных всеми адресатами на шине отсутствует нагрузка, и на ней через нагрузочный рези 004240 10 стор (так называемый резистор, "утягивающий вверх") устанавливается Н-уровень. 2.3.8. Блок квитирования состояния ЭПМ может посылать квитирующие сигналы о своем рабочем состоянии своему загрузочному логическому элементу, обозначаемому ниже как БЗП (см. DE 4416881 А 1). Такой загрузочный логический элемент конфигурирует ПМ, и для проведения надлежащего реконфигурирования ему необходима информация о состоянии отдельных ЭПМ. Такую информацию предоставляет блок квитирования состояния. Этот блок передает в зависимости от записи в функциональном регистре Ф-РЕГБЗП либо 3 младших разряда результата из регистра результатов Р-РЕГсдв (для передачи вычисленных значений в БЗП), либо сигналы "переносАменьшеВ" и "АравноВ-0 детектирован" на 3-разрядную шину состояния. С целью сделать возможной передачу сигналов, поступающих от нескольких ЭПМ, для соединения драйверов на транзисторах с открытым коллектором используют простую технологию монтажного ИЛИ. Для того, чтобы реконфигурирование ЭПМ начиналось лишь после квитирования приема данных адресатом, сигналы до их поступления на драйверы на транзисторах с открытым коллектором можно предварительно подавать в схему с фиксацией состояния (триггер-защелку), разрешающую передачу сигналов лишь после поступления сигнала rАСК. Шину состояний контролирует загрузочный логический элемент БЗП, срабатывающий в процессе выполнения и реконфигурирования программы в ответ на поступающие по шине сигналы состояния. 2.3.9. Блок питания ЭПМ имеет режим энергосбережения (так называемый неактивный режим), который устанавливается так же, как и аналогичная функция РАЛУ в функциональном регистре Ф-РЕГБЗП. Для этой цели существует бит, запускающий,когда он установлен на "1", неактивный режим. При этом можно либо задать на тактовой шине ЭПМ постоянный уровень логического "0" или логической "1", либо с помощью транзистора отключать напряжение питания ЭПМ. Функциональный регистр Ф-РЕГБЗП в ЭПМ постоянно находится под напряжением и его отключить невозможно. Проанализировав информацию, хранящуюся в функциональном регистре Ф-РЕГБЗП, области (вентили) ЭПМ, не задействованные в выполнении соответствующей функции, можно отключить. Такое отключение осуществляется транзистором, отключающим указанные области от источника напряжения. Во избежание возникновения нежелательных помех на выходах указанных участков предусмотрены согласующие/нагрузочные ("утягивающие вниз"/"утягивающие вверх") резисторы. Дополнительно в рамках режима одноразового срабатывания, управление которым осу 11 ществляет блок синхронизации, можно использовать режим энергосбережения. В этом режиме происходит отключение от напряжения питания всех компонентов ЭПМ, за исключением регистров Ф-, М-РЕГБЗП и блока синхронизации. Лишь после того, как блок синхронизации зафиксирует поступление сигнала "одноразовое срабатывание", блок питания подключит все компоненты ЭПМ к напряжению питания. Блок синхронизации задерживает тактовый сигнал до тех пор, пока все вновь подключенные компоненты не придут в рабочее состояние. 2.3.10. Регистры Регистры Ф-РЕГБЗП и М-РЕГБЗП соединены с шиной загрузочного логического элемента (т.е. с шиной БЗП). Адреса посылаемых БЗП пакетов данных дешифруются в компараторе. При идентификации адреса ЭПМ данные сохраняются в регистрах. Шина БЗП имеет следующую организацию: АХ 70: Х-адрес матрицы X/YRS: выбор регистра (Register Select): при наличии логического "0" выбирается регистр ФРЕГБЗП, а при наличии логической "1" выбирается регистр М-РЕГБЗПAEN: разрешение выборки адреса (AddressEnable): на шину поступил достоверный адрес; дешифровка адресов должна происходить до тех пор, пока сигнал AEN равен логическому "0",при этом в течение всего времени доступа к шине, т.е. и во время передачи данных, уровень сигнала AEN равен логическому "0"DEN: разрешение выборки данных (DataEnable): на шину поступили достоверные данные; передача данных в регистр должна происходить по фронту сигнала DENOEN: разрешение вывода (Output Enable): БЗП считывает достоверные данные из регистров РЕГБЗП 2.3.11. Конфигурация функционального регистра Ф-РЕГБЗП 1. Конфигурация регистра при доступе в режиме записиF5 Неак- Однора- Энерготивный зовое сберережим срабаты- жение вание Описание Обычный режим работы Приостановка выполнения операций по окончании текущего цикла без квитирования операндов Отсутствие квитирования, шина открыта Данные D20 на шине Сигналы "переносАменьшеВ", "АравноВ 0 детектирован" на шине Недопустимое состояние Отсутствие операций, обесточенное состояние Обычный режим работы, наличие напряжения Обычный режим Одноразовое срабатывание для(rACKh И rACKl) Отсутствие режима энергосбережения Режим энергосбережения в сочетании с режимом одноразового срабатывания Отсутствие операций (NOP) Операция в зависимости от конструктивного выполнения РАЛУ Состоянию сброса во всех битах соответствует "0". 2. Конфигурация регистров при доступе в режиме чтенияF11 реконфигурирование Значения отдельных битов: Функция Описание Реконфигурирование невозможно Реконфигурирование возможно Состоянию сброса во всех битах соответствует "0". Конфигурация регистра М-РЕГБЗП: М 2318 Старший байт результатаn0,6,12,18, означают, что мультиплексоры/переключатели разомкнуты и не имеют контакта с шиной. Может оказаться целесообразным блокировать ("запирать") регистр МРЕГБЗП по сигналу "реконфигурирование", т.е. при поступлении сигнала "реконфигурирование" сразу же отключать ЭПМ от всех шинных систем. Состоянию сброса во всех битах соответствует "0". 3. Резюме Сокращение объема конфигурационных данных до емкости функционального регистра Ф-РЕГБЗП позволяет по сравнению с известными технологиями, прежде всего с технологией ПВМ, упростить и ускорить процесс конфигурирования и реконфигурирования функции процессорного элемента процессорной матрицы. Инструкции по организации сети операционного устройства вводят в регистр М-РЕГБЗП, в то время 13 как при использовании обычных технологий требуется использовать большое количество отдельных, не связанных друг с другом конфигурационных битов. Четкая структура регистров упрощает весь процесс (ре-)конфигурирования. Под размещение выполненного непосредственно в виде операционного устройства ЭПМ требуется меньше места, чем при использовании обычных технологий, реализующих операционные устройства на основе большого количества элементарных логических схем. Одновременно сокращаются задержки в прохождении сигналов и соответственно достигается повышение тактовой частоты. Функцию широковещания обеспечивает блок шинного мультиплексирования, при этом квитирование происходит автоматически. Благодаря входным и выходным регистрам (O-РЕГ,Р-РЕГ) обеспечивается практически не зависящая от времени пересылка данных. Поскольку каждый отдельный ЭПМ является практически автономным элементом, не зависящим от других элементов, значительно упрощается конфигурирование и реконфигурирование за счет подключения каждого ЭПМ ко всей системе по развязывающей схеме через регистры О-РЕГ и Р-РЕГ. Обратная связь с загрузочным логическим элементом (БЗП), а также взаимодействие функций/сигналов "ОСТАНОВ" и "реконфигурирование" позволяют эффективно управлять (ре-)конфигурированием. Кроме того, реализованы функции энергосбережения, которые, частично автоматически(в режиме одноразового срабатывания), обеспечивают снижение потребляемой мощности. Предлагаемая структура ЭПМ может быть реализована в архитектуре программируемых вентильных матриц ПВМ с целью повышения эффективности их работы. Такое техническое решение позволяет значительно повысить скорость выполнения арифметических операций. 4. Краткое описание чертежей Ниже изобретение более подробно поясняется со ссылкой на прилагаемые чертежи, на которых показано: на фиг. 1 - структура процессорной матрицы с загрузочным логическим элементом (БЗП),образованной несколькими процессорными элементами, при этом соединения с системами ввода/вывода данных или запоминающими устройствами не показаны; на фиг. 2 - структура процессорного элемента процессорной матрицы (ЭПМ); на фиг. 3 - структура регистров Ф-РЕГБЗП и М-РЕГБЗП; на фиг. 4 - структура регистра операнда О-РЕГ; на фиг. 5 - структура регистра результата Р-РЕГсдв с функцией сдвига вправо; на фиг. 6 - структура регистра результата Р-РЕГсдв с многорегистровой схемой циклического сдвига влево/вправо на 1-2 разряда; на фиг. 7 - структура мультиплексора Р 2 ОМЛП, а также вариант реализации мультиплек 004240 14 сора МЛП по технологии передающего вентильного элемента; на фиг. 8 - схема тактовой синхронизации,задержки тактовых сигналов и синхронизирующие сигналы; на фиг. 9 - схема, поясняющая принцип работы блока синхронизации; на фиг. 10 - структура блока питания; на фиг. 11 - структура блока синхронизации; на фиг. 12 - структура блока шинного мультиплексирования; на фиг. 13 - структура мультиплексора ОМЛП, ограниченная 4 шинными системами; на фиг. 14 - структура вентиля Р-ВЕНТИЛЯ,ограниченная 4 шинными системами; на фиг. 15 - структура блока квитирования состояния; на фиг. 16 - схема, поясняющая принцип работы в режимах одноразового срабатывания и одноразового срабатывания/энергосбережения; на фиг. 17 - вариант выполнения ЭПМ; на фиг. 18 - структура ЭПМ, у которого связь между отдельными функциями осуществляется по шинной системе; на фиг. 19 - схема, поясняющая принцип работы конфигурационного конечного автомата; на фиг. 20 - схема, поясняющая принцип работы циклического конечного автомата; и на фиг. 21 - схема, поясняющая циклическую обработку данных конфигурационными регистрами. 4.1. Подробное описание чертежей На фиг. 1 в упрощенном виде показана структура процессора согласно DE 4416881 А 1. На схеме показан также блок загрузки программ(БЗП) (0101) и его шинная система (0102). Отдельные процессорные элементы (ЭПМ) (0103) расположены в виде матрицы, образуя соответствующую процессорную матрицу. На чертеже также схематично показана сформированная в кристалле шинная система (0104). На фиг. 2 схематично показано устройство ЭПМ. Со сформированной в кристалле шинной системой (0201) соединен блок шинного мультиплексирования (ШМ-блок) (0202), последовательно подключающий выбранные регистром М-РЕГБЗП (0203) шины к регистру О-РЕГсдв(0204) для передачи операнда 1 и к регистру ОРЕГ (0205) для передачи операнда 2. На информационную шину в контуре передачи операнда 2 через мультиплексор Р 2 О-МЛП (0206) выборочно подается результат, временно хранящийся в регистре Р-РЕГсдв (0207). Данные из регистра О-РЕГсдв (0204) и мультиплексора Р 2 ОМЛП (0206) обрабатываются в РАЛУ (0208). Обратную сигнализацию (квитирование) на БЗП осуществляет блок квитирования состояния(0209). Шина (0210) БЗП соединена с регистрами Ф-РЕГБЗП (0211) и М-РЕГБЗП (0203), а также с блоком квитирования состояния (0209). 15 По этой шине осуществляются конфигурирование и контроль ЭПМ. Функциональный регистр Ф-РЕГБЗП содержит все функциональные конфигурационные данные, а регистр М-РЕГБЗП содержит сетевую информацию ЭПМ. Блок синхронизации (0212) управляет при обмене данными взаимодействием между источниками данных, адресатами данных и процессорным элементом. Конечный автомат (0213) управляет всеми внутренними вычислительными процессами в ЭПМ. Блок питания (0214) регулирует подачу электропитания и обеспечивает снижение потребления электроэнергии. На схеме по фиг. 3 поясняется принцип работы регистров М-РЕГБЗП и Ф-РЕГБЗП. При поступлении сигнала AEN (Address Enable) о получении достоверного адреса для передачи данных компаратор (0301) сравнивает адреса АХ и AY на шине (0308) БЗП с адресом ЭПМ. При этом каждый ЭПМ имеет свой однозначно определенный адрес, состоящий из номера его столбца и строки в процессорной матрице (ПМ). При поступлении сигнала DEN (Data Enable),указывающего на передачу данных, по сигналуRS (Register Select) происходит выбор регистра М-РЕГБЗП (0302) либо регистра Ф-РЕГБЗП(0303). Данные сохраняются в соответствующем регистре при нарастании фронта сигнала DEN. Регистры выполнены в виде D-триггеров (0304). Весь процесс поясняется на временной диаграмме (0305). При обращении к функциональному регистру Ф-РЕГБЗП в режиме чтения блок синхронизации выдает лишь через вентиль(0306) сигнал "реконфигурирование" на шину БЗП. Разрешение дается на основании выполнения операции логического И над результатом,выдаваемым компаратором (0301), и сигналомOEN. На фиг. 4 а показана схема регистра операнда O-РЕГ. На фиг. 4 б поясняется устройство регистра О-РЕГ, выполненного на D-триггерах. На фиг. 4 в представлена временная диаграмма. Тактовые сигналы генерирует синхронизирующий конечный автомат. На фиг. 5 а показана схема сдвигового регистра операнда О-РЕГсдв. На фиг. 5 б поясняется устройство регистра О-РЕГсдв, выполненного на D-триггерах (0501). Вентили И (0502) и вентиль ИЛИ (0503) образуют через инвертор(0504) мультиплексор (0506), управление которым осуществляется сигналом "режим", характеризующим режим работы, и который либо направляет поступающие данные на вход Dтриггера (0501), либо подает данные с выходаD-триггера, сдвинутые на один разряд, на его вход. Вентиль И (0505) является необязательным, поскольку на его входе постоянно присутствует логический "0". Этот вентиль изображен на чертеже лишь для наглядности. На фиг. 5 в представлена временная диаграмма, поясняющая зависимость сигналов от сигнала, характеризующего режим работы (сигнала "режим"). 16 Тактовые сигналы генерирует синхронизирующий конечный автомат. На фиг. 6 а представлена схема, поясняющая устройство регистра временного хранения результата Р-РЕГсдв. Перед регистром (0601) находится мультиплексор (0602), который либо направляет входные данные в этот регистр(0601), либо подает данные с выхода регистра(0601) в сдвинутом виде на его вход. Формируемые синхронизирующим конечным автоматом тактовые сигналы поступают в регистр со сдвигом на полтакта. На фиг. 6 б показана схема на уровне вентилей. Через дешифратор (0603) сигналы режимов 0-2 переключают мультиплексор (0606), состоящий из вентилей И и расположенного за ними вентиля ИЛИ. При этом вентили (0605 и др.), обозначенные штриховыми линиями, показаны на схеме лишь для наглядности. Они не выполняют никаких функций, поскольку сигнал на входе постоянно установлен на низкий уровень. Мультиплексор в состоянии, когда битовая комбинация, определяемая сигналами "режим 02", представляет собой 010, направляет входной сигнал на регистры (0607). В состояниях с определяемыми сигналами "режим 02" битовыми комбинациями от 000 до 001 выходные значения регистров(0607) со сдвигом влево, а в состояниях с определяемыми сигналами "режим 02" битовыми комбинациями от 011 до 100 со сдвигом вправо на один, соответственно на два разряда поступают на входы регистров. Зависимость функции сдвига от состояния, определяемого режимами 0-2,поясняется на временной диаграмме по фиг. 6 в. На фиг. 7 а показано устройство мультиплексора Р 2 О-МЛП, передающего в РАЛУ в зависимости от сигнала "режим" операнды или результат. При этом на схеме по фиг. 7 а этот мультиплексор показан в обычной конфигурации, а на фиг. 7 б показан его более компактный и экономичный по потребляемой мощности вариант, полученный благодаря использованию передающих вентильных элементов (0701) с КМОП-структурой. Все представленные в настоящем описании мультиплексоры могут быть выполнены на передающих вентильных элементах. Вентиль, как и мультиплексор, может быть выполнен на передающих вентильных элементах, однако направление обмена данными в этом случае будет прямо противоположным. На фиг. 8 показана диаграмма, поясняющая зависимость между внутренними тактовыми сигналами (CLK) в ЭПМ и происходящими в нем процессами. При нарастании фронта (0801) тактового сигнала операнды сохраняются в регистре О-РЕГ. При высоком уровне сигнала(0802) ЭПМ осуществляет обработку данных(ЭПМ = фаза обработки). К такой обработке относится обмен данными между регистрами ОРЕГ и регистром Р-РЕГ. По срезу сигнала (0803) результат сохраняется в регистре Р-РЕГ. Низкий 17 уровень сигнала (0804) используют для распределения результатов по шинной системе, включая ШМ-блок (сети = шинная фаза). Временная последовательность формируемых синхронизирующим конечным автоматом сигналов(oRDY и оАСК, rRDY и rАСК) показана на временной диаграмме. На фиг. 9 показана схема последовательности операций блока синхронизации. Конечный автомат имеет два фиксированных состояния: "ДАННЫЕ" (0901) и "РЕЗУЛЬТАТ" (0902). Установка в состояние "ДАННЫЕ" синхронизируется фронтом тактового сигнала, а в состояние "РЕЗУЛЬТАТ" - его срезом. При этом в каждом случае выполняется анализ или оценка состояния входных параметров и в зависимости от полученного результата (по критерию "данет") осуществляется переход к ветви "ДА"(0903/0904) либо к ветви "НЕТ" (0905/0906). Если в блоке ветвления "ДАННЫЕ" будет установлено, что операнды не готовы, происходит переход к ветви "НЕТ". В этом случае на последующих шагах не выполняются никакие операции, пока конечный автомат не вернется в состояние "ДАННЫЕ" и не произведет повторный анализ входных параметров. При наличии же операндов, на что указывает сигнал oRDY, эти операнды сохраняются в регистре О-РЕГ (0907). Затем производится обработка (0908) операндов с одновременным анализом (0909) того, выполняется ли последний цикл многоцикловой операции (последовательные операции, требующие на их выполнение более одного тактового цикла) или выполняется одноцикловая операция. В этих случаях операнды квитируют (0910) сигналом оАСК. По срезу сигнала синхронизируется установка в состояние "РЕЗУЛЬТАТ". При этом проверяют (шаг 0911), установлен ли флаг "Есть результат". Этот флаг всегда устанавливается(0912) в том случае, когда сигнал rRDY указывает на наличие окончательного результата. Переход к ветви "ДА" (0904) происходит в двух следующих случаях: 1. предыдущий результат отсутствует(флаг "Есть результат" имеет значение "истинно") и этот результат квитирован сигналом(0913) результата. В остальных случаях происходит переход к ветви "НЕТ" (0906), и операции не выполняются до тех пор, пока конечный автомат не вернется в состояние "РЕЗУЛЬТАТ" (0902). При переходе к ветви "ДА" (0904) результат сохраняется (0914) в выходном регистре Р-РЕГсдв. Затем проводится анализ, выполнялся ли последний цикл многоцикловой операции (0915)(ср. 0909) или же выполнялась одноцикловая операция, и при принятии положительного ре 004240 18 шения (ветвь "ДА") сигнал rRDY укажет (0916) на наличие результата. После этого конечный автомат возвращается в состояние "ДАННЫЕ"(0901). Информацию о том, выполняется ли последний цикл операции, соответственно одноцикловая операция, можно получить с помощью сигнала "ОКОНЧАНИЕ" (0916) по запросу со стороны конечного автомата. Этот сигнал выдается при выполнении последнего, соответственно единственного цикла. О текущем состоянии блока синхронизации конечному автомату сигнализирует сигнал "ВЫПОЛНЕНИЕ" (0917). Сигнал "ВЫПОЛНЕНИЕ" присутствует при выполнении операции и отсутствует в остальных случаях. Механизм ввода в функциональный регистр Ф-РЕГБЗП команды "ОСТАНОВ" и формирования на его основе сигнала "реконфигурирование" на схеме по фиг. 9 не показан,поскольку он является обычным процессом,представленным в описании блока синхронизации. На фиг. 10 показана принципиальная схема блока питания. Функциональный регистр ФРЕГБЗП выдает сигнал "неактивный режим" на транзистор или транзисторный каскад (1001),управляющий электропитанием всех отключаемых функций ячейки. Блок синхронизации выдает сигнал "одноразовоесрабатываниеэнергосбережение" (см. фиг. 16), разрешающий подачу электропитания через транзистор или транзисторный каскад (1002) к остальным, неотключаемым функциям ячейки. Исходя из фактически задействованных функций ячейки, транзисторы или транзисторные каскады (1003) отключают неиспользуемые функции (режим пониженного потребления электроэнергии). Очевидно, что для обеспечения надлежащего питания и соблюдения условий электромагнитной совместимости необходимо принимать и другие соответствующие меры, например, предусматривать конденсаторы и т.п. На фиг. 11 поясняется включение в данную концепцию показанного на фиг. 9 конечного автомата. Через блок шинного мультиплексирования (ШМ-блок) (1101) сигналы oRDY(l/2) и rАСК (в упрощенном представлении: фактически существуют сигналы rACKh и rACKl,rACK = rACKlrACKh) подаются на триггерызащелки (1102), управляемые общими тактовыми сигналами CCLK. При этом триггерызащелки включены в схему таким образом, что при низком уровне тактового сигнала CCLK(шинная фаза) они пропускают сигналы ("прозрачны"), а при высоком уровне (фаза обработки) фиксируют требуемое состояние ("защелкнуты"). С выходов триггеров-защелок выдаются сигналы на синхронизирующий конечный автомат (1103). Сигнал rRDY (в упрощенном представлении: фактически существуют сигналы(1103) через вентиль поступает на шину. Сигна 19 лы оАСК(1/2) от КА (1103) после инверсии в ШМ-блоке (1101) поступают во вновь инвертирующие их драйверы (1104) шины на транзисторах с открытым коллектором. Резисторы(1105) "утягивают" потенциал на шине "вверх" на высокий уровень. При этом включение в схему ШМ-блока обеспечивает выполнение следующих функций: 1. При отсутствии управления соответствующей шиной со стороны ШМ-блока к базе транзисторов (1104) приложено напряжение низкого уровня, и тем самым нагрузка на шине отсутствует. 2. Если ШМ-блок управляет соответствующей шиной, а сигнал не квитируется, к базе транзисторов (1104) приложено напряжение высокого уровня. Это означает, что потенциал на шине "утягивается" на низкий уровень. При широковещательной рассылке результата нескольким адресатам данных все ЭПМ, еще не квитировавшие получение данных, содержащих результат, и требующие цикла ожидания, "утягивают" потенциал на шине на низкий уровень. 3. Если ШМ-блок управляет соответствующей шиной и сигнал квитируется, к базе транзисторов (1104) приложено напряжение низкого уровня, что означает отсутствие нагрузки на шине. При широковещательной рассылке результата нескольким адресатам данных ни один ЭПМ, квитировавший получение данных,содержащих результат, и не требующий цикла ожидания, не создает на шине нагрузки. Поскольку напряжение на шине в основном ее состоянии устанавливается на высокий уровень, что соответствует квитированию, указанное во втором случае отсутствие квитирования "преодолевает" квитирование, "утягивая" потенциал на шине на низкий уровень. При этом напряжение на шине устанавливается на высокий уровень, т.е. в состояние квитирования,лишь после квитирования получения данных всеми ЭПМ. Таким образом реализуется схема монтажного И. Синхронизирующий конечный автомат выдает сигнал "ВЫПОЛНЕНИЕ" (1107) на конечный автомат (1106), запуская его этим сигналом. Если конечный автомат выполняет последний, соответственно единственный цикл обработки данных, то он сигнализирует об этом на синхронизирующий конечный автомат, выдавая сигнал "ОКОНЧАНИЕ" (1108). По этому сигналу "ОКОНЧАНИЕ" соответствующие блоки обработки распознают выполнение последнего цикла (0907, 0915). Конечный автомат синхронизируется внутренними тактовыми сигналами CLK процессорного элемента (ЭПМ). На фиг. 12 показана структура блока шинного мультиплексирования (ШМ-блока). На основании записей в регистре М-РЕГБЗП мультиплексоры (1201, 1202) передают операнды с внутренней шины (1203) в регистры О-РЕГ. Таким же образом вентили (1204, 1205) передают младшие и старшие байты результата на шину. 20 Мультиплексор 1206 передает сигналы oRDY(1/2) в зависимости от состояния мультиплексоров 1201 и 1202 и сигналы rАСК в зависимости от состояния вентилей 1204 и 1205 с шины на ЭПМ. При этом сигналы rАСК обоих адресатов данных пропускают через схему И. При наличии лишь одного адресата данных мультиплексор подключают таким образом, чтобы он вместо отсутствующего сигнала rАСК выдавал в ответ логическую"1". Блок 1207 имеет вентиль для передачи на шину сигналов оАСК(1/2) и rRDY. При этом сигналы оАСК(1/2) сначала инвертируют, а затем через драйвер (1104) на транзисторе с открытым коллектором подают на шину. На фиг. 13 поясняется устройство мультиплексора О-МЛП. При этом предусмотрен дешифратор 3x5 (1301), т.е. имеющий 3 входа и 5 выходов, для обработки или анализа сигналов Режим 20, поступающих из регистра МРЕГБЗП. В схеме мультиплексора имеются вентили И (1302), к которым последовательно подсоединены вентили ИЛИ (1303). Обработанный сигнал, соответствующий определяемой сигналами Режим 20 битовой комбинации 000, с выхода дешифратора (1301) подается при этом непосредственно в вентиль ИЛИ (1304). В результате, в открытом состоянии, т.е. при отсутствии соединения с шинной системой, обратно всегда подается логическая "1" (ср. сигнал rАСК на фиг. 12). Для упрощения схемы на ней лишь показана шина уменьшенного размера. На фиг. 14 показана структура РВЕНТИЛЯ. В нем имеется дешифратор 3x4(1401) для обработки или анализа сигналов Режим 20, поступающих из регистра М-РЕГБЗП. Обработанный выходной сигнал дешифратора,соответствующий определяемой сигналами"режим 20" битовой комбинации 000, при этом не используется. Тем самым при такой комбинации двоичных разрядов соединение с шиной не устанавливается. Вентили (1402) выполнены либо на вентилях И, либо на передающих вентильных элементах (ср. 0701). При этом для управления нагрузкой шины перед вентилями или после них последовательно включают каскад усиления. Для упрощения схемы на ней лишь показана шина уменьшенного размера. На фиг. 15 показан блок квитирования состояния. В зависимости от установленного в регистре М-РЕГБЗП состояния мультиплексор(1501) осуществляет передачу либо поступающих от РАЛУ сигналов"перенос АменьшеВ","АравноВ-0 детектирован",либо сигналов Р-РЕГD20 с выхода регистра РРЕГ. Эти сигналы поступают на каскад (1502) транзисторов с открытым коллектором и передаются на шину БЗП. При этом шина БЗП должна иметь внешние нагрузочные резисторы(1503), расположенные рядом с БЗП. Наличие триггера-защелки (1504) является необязательным. При включении этого триггера в цепь выходных сигналов мультиплексора (1501) эти 21 выходные сигналы будут подаваться на шину(1503) лишь после поступления от адресата данных квитирующего сигнала rАСК, подтверждающего получение данных. Благодаря такому решению сигналы состояния будут указывать на готовность к реконфигурированию лишь после того, как данные также были приняты. В обычном случае этот процесс регулируется взаимодействием сигналов "ОСТАНОВ" и "реконфигурирование" в блоке синхронизации, и поэтому наличие триггера-защелки является необязательным. Сигнал rАСК при этом используется в качестве управляющего тактового сигнала для переключения триггера-защелки, при этом, когда rАСК = 1, триггер-защелка "прозрачна", а при rАСК = 0 она сохраняет данные. На фиг. 16 поясняется принцип работы в режиме одноразового срабатывания. Через мультиплексор (1601) сигналы 1. Vcc 2. oRDY1 3. oRDY2 4. (oRDY1rАСК) в зависимости от установленного в функциональном регистре Ф-РЕГБЗП состояния разрешают передачу тактовых сигналов ячейки. При этом, если разрешающим сигналом является сигнал Vcc, то тактовые сигналы подаются непрерывно (см. на временной диаграмме "Обычный режим работы"). В остальных трех режимах подача тактовых сигналов начинается лишь после того, как указанные выше сигналы или их комбинация разрешат такую подачу. Такое разрешение синхронизируется триггером-защелкой (1602) по тактовому сигналу CCLK с той целью, чтобы не происходило преждевременного прекращения фазы обработки в случае, когда длительность разрешающего сигнала оказывается слишком короткой. При этом триггер-защелка при низком уровне тактового сигнала CCLK "прозрачна", а при высоком уровне сохраняет поступившее на нее значение. Разрешающий сигнал поступает на пару вентилей И (1603 и 1604), которые разрешают подачу тактовых сигналов. Затем инвертор (1605) формирует инвертированный тактовый сигнал ICLK, а сигнал CLK для обеспечения синфазности проходит через элемент (1606) задержки (см. временную диаграмму "Режим одноразового срабатывания"). При этом задержка тактового сигнала CCLK создается в двух линиях задержки (1610) в подводящей шине, проходящей к вентилю И (1604), с целью обеспечить синфазность с сигналомCCLK, поступившим на вентиль И (1603) с задержкой от мультиплексора (1608). При переключении ЭПМ в режим энергосбережения напряжение питания ячейки практически полностью отключается. Такое отключение осуществляет вентиль ИЛИ (1611). При включенном режиме энергосбережения, т.е. сигнал "энергосбережение" = 1, инвертированный сигнал имеет 22 низкий уровень. Если же дополнительно включен и режим одноразового срабатывания, а сигнал на выходе регистра (1602) имеет низкий уровень, то сигнал "одноразовоесрабатываниеэнергосбережение" отключает в блоке питания транзистор, обеспечивающий подачу напряжения питания (ср. фиг. 17). Однако, если сигнал на выходе этого регистра (1602) имеет высокий уровень (или сигнал "энергосбережение" = 0), то вентиль ИЛИ (1611) включает указанный транзистор, обеспечивающий подачу напряжения питания. Функционирование такой схемы поясняется в следующей таблице: Уровень сигнала "энергосбержение" Низкий Уровень сигнала на тригНапряжение Примечание гере - защелкеX Вкл. Только если установлен режим одноНизкий Выкл. разового срабатывания Высокий Вкл. При включении напряжения питания должно пройти определенное время, прежде чем ячейка придет в полностью рабочее состояние. С той целью, чтобы она могла нормально работать даже несмотря на это, сигналы должны поступать с соответствующей задержкой. С этой целью тактовый сигнал CCLK пропускают по линии задержки (1607). На основании поступающего из функционального регистра ФРЕГБЗП сигнала "энергосбержение" мультиплексор (1608) определяет, направлять ли в ячейку тактовые сигналы без задержки или с задержкой. При этом задержке на время Включенияпитания (время задержки, обусловленное включением напряжения питания и перехода в рабочее состояние) подвергаются лишь неинвертированные тактовые сигналы, а инвертированные тактовые сигналы подаются без задержки. Благодаря этому окончательный результат выдается синхронно с остальными функциями микросхемы. Тем самым полезное время обработки сокращается на Обработки. Максимальная тактовая частота микросхемы зависит, таким образом, от суммы Включенияпитания + Обработки (см. временную диаграмму "Режим одноразового срабатывания с режимом энергосбережения"). На фиг. 17 показан пример выполнения процессорного элемента (ЭПМ). При этом не показаны ШМ-блок, блок питания, блок квитирования состояния, шина БЗП и регистр МРЕГБЗП. ЭПМ имеет три входных регистра оРЕГ 1(1701), оРЕГ 2 (1702), оРЕГ 3 (1703) для обрабатываемых данных. Данные в эти входные регистры поступают через ШМ-блок от предыдущих ЭПМ. Все эти входные регистры являются регистрами без функции сдвига.(1704, 1705, 1706) определяют большое количество конфигураций ЭПМ. Загрузку этих регистров осуществляет загрузочный логический элемент (БЗП) по шине БЗП. В каждом из этих регистров хранится по одной выбранной мультиплексором (1723) конфигурации. Работой мультиплексора (1723) управляет регистр (1724). Данные или запускающие импульсы от предыдущего ЭПМ подаются в регистр (1724) блоком шинного мультиплексирования (ШМ-блоком). Рассматриваемый ЭПМ отличается от ЭПМ, от которых во входные регистры поступают данные. Однако, как очевидно, можно также использовать большее или меньшее количество функциональных регистров Ф-РЕГБЗП. Третий входной регистр оРЕГ 3 (1703) выдает операнд для операции умножениясложения. При этом умножитель (1709) перемножает содержимое регистра оРЕП (1701) с содержимым регистра оРЕГ 2 (1702), а затем сумматор/компаратор (1708) прибавляет к полученному результату содержимое регистра оРЕГЗ (1703), при этом сумматор/компаратор имеет такую конфигурацию, что он выполняет сложение. При необходимости выполнить операцию умножения в регистр оРЕГЗ (1703) загружается значение "О". При необходимости выполнить только операцию сложения функциональный регистр Ф-РЕГБЗП переключает мультиплексор (1711). В результате, значение из регистра оРЕП (1701) поступает непосредственно в сумматор/компаратор (1718). Вторая функция сумматора/компаратора (1718) состоит в выборке значений из регистров оРЕГ 1 (1701) и оРЕГ 3 (1703) и их сравнении между собой. Выходные сигналы "перенос-АменьшеВ" и"АравноВ-0 детектирован" (1719) указывают на то, являются ли оба этих значения одинаковыми или же значение из регистра оРЕГ 3 (1703) больше или меньше значения из регистра оРЕГ 1(1701). Кроме того, в ЭПМ предусмотрены также устройства для выполнения других функций,такие как сдвиговый регистр (1712), делитель(1715) генерирует запускающий импульс (1720),как только он досчитает от заданного значения до нуля. В счетчик (1715) загружается непосредственно то же значение, которое поступает и в регистр оРЕГ 3 (1703). Возможно использование и других счетчиков, как, например, суммирующие счетчики, осуществляющие подсчет в прямом направлении от нуля до заданного значения, а затем генерирующие запускающий импульс. Полученные в функциональных устройствах результаты передаются далее мультиплексором (1716) на оба выходных регистра rРЕГ 1(1710) и rРЕГ 2 (1717), соединенных с ШМблоком и передающих тем самым данные на 24 последующие ЭПМ. Управляет этим процессом блок синхронизации (1708), соединенный с триггерной логической схемой (1707). Кроме того, он обменивается с конфигурационным конечным автоматом управляющими сигналами, обеспечивающими корректное протекание процесса при изменении мультиплексором(1723) конфигурации. Триггерная логическая схема (1707) соединена с функциональным регистром Ф-РЕГБЗП и обрабатывает поступающие на ее вход сигналы (1722) на основании хранящейся в функциональном регистре ФРЕГБЗП конфигурации. Такими входными сигналами являются сигнал "реконфигурирование",общий запускающий сигнал, а также квитирующие сигналы oRDY и rАСК. В зависимости от конфигурации триггерная логическая схема(1707) передает квитирующие сигналы далее в блок синхронизации (1708), который в свою очередь генерирует разрешающие сигналы для входных и выходных регистров и для счетчика. Кроме того, блок синхронизации (1708) генерирует квитирующие выходные сигналы оАСК иrRDY, передаваемые им далее в триггерную логическую схему (1707). В зависимости от конфигурации сигналы (1719) или запускающий импульс (1720) счетчика (1720) могут использоваться в качестве общего запускающего сигнала, направляемого в триггерную логическую схему (1707). Генерируемыми на выходе триггерной логической схемы (1707) сигналами(1721) являются сигнал "реконфигурирование",квитирующие сигналы oRDY и rАСК и общий запускающий сигнал, которые в свою очередь поступают в ШМ-блок. На фиг. 18 показан ЭПМ с тем же набором функций, что и у ЭПМ, описанного в примере по фиг. 17. В этом случае на схеме также не показаны ШМ-блок, блок питания, блок квитирования состояния и регистр М-РЕГБЗП. Процессорный элемент имеет три входных регистра оРЕГ 1 (1801), оРЕГ 2 (1802), оРЕГ 3 (1803), два выходных регистра rРЕГ 1 (1804), rРЕГ 2 (1802),три функциональных регистра Ф-РЕГБЗП (1813,1814, 1815), один мультиплексор (1818), один блок синхронизации (1805) и одну триггерную логическую схему (1806). Функциональными устройствами этого элемента являются делитель(1807), умножитель (1817), сумматор/компаратор (1809), логические элементы (1810), сдвиговый регистр (1811) и счетчик (1812). Функции этих отдельных устройств соответствуют описанию по фиг. 17. В ЭПМ можно интегрировать и дополнительные устройства для выполнения,например, тригонометрических функций, степенной функции с дробным показателем (извлечение корня) и показательной (экспоненциальной) функции. То же самое, как очевидно, относится и к показанному на фиг. 17 ЭПМ. Отдельные функции могут быть реализованы с помощью устройств, выполняющих операции над целыми числами или операции с плавающей 25 точкой. В отличие от ЭПМ по фиг. 17 в данном случае отдельные функциональные устройства связаны шинной системой (1816), что позволяет комбинировать друг с другом отдельные функции в произвольной последовательности. Схему их соединения определяет заложенная в функциональном регистре Ф-РЕГБЗП конфигурация. Шинная система (1816) может иметь различную структуру или организацию. Так, например,возможно использование одной или нескольких сегментированных шин, сегменты которых соединяют по две взаимно связанных функции,или использование определенного количества сквозных шин, соединяющих друг с другом по два функциональных устройства. Кроме того,можно предусмотреть возможность посылки отдельными функциональными устройствами и регистрами адреса назначения, обеспечивающего установление связи. На фиг. 19 показан конфигурационный конечный автомат, управляющий конфигурационными регистрами. Вначале этот конфигурационный конечный автомат находится в холостом режиме (1901). Из этого режима он выходит лишь по поступлении от конфигурируемого ЭПМ сигнала rRDY, по которому выбирается заданный конфигурационный регистр. После этого конфигурационный конечный автомат переходит в режим останова (1902) и посылает на блок синхронизации ЭПМ сигнал "ОСТАНОВ". По получении этого сигнала ЭПМ заканчивает выполнение своих операций в ближайший возможный момент времени и посылает на конфигурационный конечный автомат квитирующий сигнал, подтверждающий получение сигнала "ОСТАНОВ". Конечный автомат при этом переходит в режим перезагрузки (1903) и направляет разрешающий сигнал в регистр конфигурируемого ЭПМ. Затем конфигурационный конечный автомат переходит в режим перезапуска (1904) и посылает сигнал "ПУСК" на блок синхронизации, который возобновляет обработку данных. Одновременно конфигурационный конечный автомат посылает сигнал rАСК в конфигурируемый ЭПМ. В завершение, конфигурационный конечный автомат снова переходит в холостой режим (1901). На фиг. 20 показан конечный автомат для автоматического выполнения процессов по заданию различных конфигураций ЭПМ, называемый ниже циклическим конечным автоматом. Из-за наличия нескольких функциональных регистров Ф-РЕГБЗП в определенных случаях может оказаться целесообразным сначала последовательно выполнять несколько операций и лишь затем передавать данные, а также запускающие и квитирующие сигналы дальше на следующий ЭПМ. Результат, полученный при выполнении отдельных операций, по уже описанной выше цепи обратной связи подается выходным регистром rРЕГ процессорного элемента обратно на 26 входные регистры. Этим процессом может управлять внешний сигнал останова цикла (сигнал "ОСТАНОВ ЦИКЛА") или внутренний счетчик. Вначале циклический конечный автомат находится в холостом режиме (2001). В этом холостом режиме (2001) циклический конечный автомат выдает на счетчик сигнал сброса. Такой счетчик служит для выбора функционального регистра Ф-РЕГБЗП. После поступления сигнала rRDY от предыдущего ЭПМ циклический конечный автомат переходит в режим конфигурирования (2002). При этом он генерирует квитирующие сигналы для ЭПМ и контрольные сигналы для конфигурационного конечного автомата. Кроме того, формируется разрешающий сигнал для счетчика, значение в котором увеличивается на одну единицу. Если же на циклический конечный автомат не поступает сигнал останова цикла либо если внутренний счетчик ЭПМ еще не достиг своего конечного значения, то этот циклический конечный автомат остается в режиме конфигурирования(2002), а описанный выше процесс повторяется. В случае же поступления сигнала останова цикла или по достижении внутренним счетчиком ЭПМ конечного значения конечный автомат возвращается в холостой режим (2001), а сигналrRDY подается на следующий ЭПМ. На фиг. 21 показана часть процессорного элемента, необходимая для последовательного выполнения процессов по заданию хранящихся в функциональных регистрах Ф-РЕГБЗП конфигураций. Данные в эти регистры Ф-РЕГБЗП(2104) поступают от загрузочного логического элемента (БЗП) (2107), и эти регистры несколько модифицированы по сравнению с описанными выше вариантами. В каждом функциональном регистре Ф-РЕГБЗП имеется дополнительный двоичный разряд, так называемый бит цикла (2106). Этот бит цикла возвращается в описанный выше на схеме по фиг. 20 циклический конечный автомат (2101) по шине (2112) и служит в последнем в качестве сигнала останова цикла, т.е. при наличии этого бита цикла (2106) циклический процесс завершается, а в остальных случаях он продолжается до тех пор, пока не будет выдан этот бит цикла или пока описанный на схеме по фиг. 20 внутренний счетчик этого циклического конечного автомата (2101) не достигнет своего конечного значения. Циклический конечный автомат (2101) управляет счетчиком (2102), значение которого является величиной, управляющей выбором функционального регистра Ф-РЕГБЗП (2104) мультиплексором (2105). Контрольные сигналы конфигурационного конечного автомата и квитирующие сигналы от ЭПМ передаются по шине(2113). Конфигурационные данные функциональных регистров Ф-РЕГБЗП подаются далее по шине (2108) в функциональные устройства процессорного элемента. На счетчик (2102) поступает разрешающий сигнал (2110), по кото 27 рому значение этого счетчика (2102) увеличивается на единицу. Кроме того, сразу же по окончании циклического процесса циклический конечный автомат (2101) выдает на счетчик сигнал сброса (2111). Наличие мультиплексора(2103) позволяет осуществлять выбор в ЭПМ между циклическим режимом и обычным режимом работы. При обычном режиме работы мультиплексор (2103) передает дальше в мультиплексор (2105) элемент данных (2109) для выбора функционального регистра Ф-РЕГБЗП(2104). Определение понятий АравноВ-0 детектирован: генерируемый РАЛУ сигнал, который при выполнении арифметических операций указывает, что результат равен нулю. При выполнении операций сравнения выдается указание, что операнд А равен операнду В. АЛУ: арифметико-логическое устройство. Представляет собой основное или типовое устройство обработки данных. Это устройство может выполнять арифметические операции, такие как сложение, вычитание, а при определенных условиях - и умножение, деление, разложение в ряд и т.д. Это устройство может быть выполнено в виде устройства для выполнения вычислений с целыми числами или вычислений с плавающей точкой. Равным образом подобное устройство позволяет выполнять логические операции, такие как операция логической конъюнкции, операция логической дизъюнкции, а также операции сравнения. Блок шинного мультиплексирования (ШМблок): блок для ввода данных в шинные системы вне ЭПМ. Подача сигналов происходит через мультиплексоры для вводов данных и через вентили для выводов данных. Каскад драйверов шин квитирующего сигнала оАСК выполнен в виде драйверов шины с открытым коллектором. Управление БШМ для ввода данных осуществляет регистр М-РЕГБЗП. Широковещание: передача данных от одного процессорного элемента (ЭПМ) нескольким получателям данных. перенос-АменьшеВ: генерируемый РАЛУ сигнал, который при выполнении арифметических операций указывает на перенос. При выполнении операции сравнения этот сигнал означает, что операнд А меньше операнда В. Адресат данных: устройство/устройства,обрабатывающее/обрабатывающие результаты,полученные в процессорном элементе (ЭПМ). Источник данных: устройство/устройства,предоставляющее/предоставляющие процессорным элементам (ЭПМ) данные в виде операндов.D-триггер: запоминающий элемент, который сохраняет сигнал по фронту тактового импульса. РАЛУ: расширенное арифметическологическое устройство. Представляет собой 28 АЛУ, расширенное за счет добавления специальных функций, необходимых для работы блока обработки данных в соответствии с DE 44116881 А 1, или других целесообразных функций. Такими устройствами являются, в частности, счетчики. Программируемая вентильная матрица(ПВМ): программируемый логический элемент,известен из уровня техники. Ф-РЕГБЗП: регистр, в котором задают функцию процессорного элемента (ЭПМ). Кроме того, в нем задают режим одноразового срабатывания и энергосберегающий режим. Описание регистра производит БЗП. Вентиль: группа транзисторов, позволяющих выполнять основные логические операции. К таким логическим операциям относятся, например, логическая операция НЕ-И, логическая операция НЕ-ИЛИ, операции по управлению отпиранием. Н-уровень: уровень логической единицы,зависит от используемой технологии. Квитирование установления связи: протокол передачи сигналов (данных), в котором сигнал А указывает на определенное состояние, а другой сигнал В подтверждает прием сигнала А и срабатывание на него. Конфигурирование: задание функции и объединение в сеть какого-либо логического элемента, (ПВМ)-ячейки или ЭПМ (ср.: реконфигурирование). Триггер-защелка: запоминающий элемент,который обычно пропускает сигнал при высоком его уровне (является "прозрачным"), а при низком его уровне сохраняет этот сигнал ("защелкивается"). В ЭПМ иногда используются триггеры-защелки, работающие на прямо противоположном принципе, т.е. пропускающие сигнал при низком его уровне и сохраняющие сигнал при высоком его уровне. При этом перед обычным триггером-защелкой в схему включается инвертор, инвертирующий тактовый импульс до его поступления на вход триггеразащелки.L-уровень: уровень логического нуля, зависит от используемой технологии. М-РЕГБЗП: регистр, в котором задают объединение процессорных элементов (ЭПМ) в сеть. Описание регистра производит БЗП. Многократное воспроизведение связей каждого элемента с его ближайшими соседними элементами при объединении в сеть: объединение в сеть шинных систем с непосредственно примыкающими соседними элементами. О-МЛП: мультиплексор в составе ШМблока, выбирающий шинную систему операнда. Режим одноразового срабатывания: режим,в котором процессорный элемент (ЭПМ) работает с меньшим тактом по сравнению с тактом работы процессора. Такой такт синхронизирован с тактом работы процессора и соответствует одному периоду. Фазовый сдвиг при этом от 29 сутствует. Выдача этого такта разрешается по сигналу rRDY(1/2) либо rRDY. Подобный режим служит для энергосбережения, если источник или адресат данных передают, соответственно получают данные медленнее по сравнению с тактом работы процессора. Транзистор с открытым коллектором: используемая в схемотехнике технология, в которой к коллектору транзистора приложен сигнал на шине, уровень которого "утянут вверх" до Нуровня. Эмиттер транзистора соединен с "массой". При переключении транзистора уровень сигнала на шине "утягивается" до L-уровня. Преимущество подобной технологии состоит в том, что шиной могут управлять несколько транзисторов без опасности возникновения"электрических коллизий". При этом над сигналами выполняется логическая операция ИЛИ с получением так называемого монтажного ИЛИ. О-РЕГ: регистр операндов, предназначен для хранения операндов РАЛУ. Обеспечивает временную и функциональную независимость ЭПМ от источников данных, что упрощает пересылку данных, позволяя производить их асинхронную или пакетную передачу. Одновременно обеспечивается возможность реконфигурировать источники данных независимо от ЭПМ, а сами ЭПМ реконфигурировать независимо от источников данных. О-РЕГсдв: представляет собой 0-РЕГ со сдвиговым регистром, управляемым конечным автоматом. ПМ: процессорная матрица, образованная ЭПМ. ЭПМ: элемент процессорной матрицы, представляющий собой РАЛУ с О-РЕГ, Р-РЕГ, Р 2 ОМЛП, Ф-РЕГБЗП, М-РЕГБЗП, ШМ-блоком, КА,блоком синхронизации, блоком квитирования состояния и блоком питания. БЗП: блок для конфигурирования и реконфигурирования ЭПМ. Выполнен в виде микроконтроллера, специально адаптированного для выполнения своей задачи. Режим энергосбережения: режим экономии электроэнергии в рамках режима одноразового срабатывания. В этом режиме не выполняются никакие операции, а все компоненты ЭПМ, за исключением Ф-РЕГБЗП, М-РЕГБЗП и блока синхронизации, отключены от напряжения питания. Блок питания: блок, регулирующий функции по энергосбережению. Резистор, "утягивающий вниз": резистор,"утягивающий" потенциал на шине на Lуровень. Резистор, "утягивающий вверх": резистор,"утягивающий" потенциал на шине на Нуровень. Р-вентиль: переключатель в составе ШМблока, предназначенный для передачи результата в шинную систему. При этом некоторые сиг 004240 30 налы передаются через драйвер, выполненный на транзисторе с открытым коллектором. Р 2 О-МЛП: мультиплексор, предназначенный для передачи результата в цепь обмена данными между O-РЕГ и РАЛУ. Р-РЕГсдв: регистр результата, предназначен для хранения результата, полученного РАЛУ. Обеспечивает временную и функциональную независимость ЭПМ от адресатов данных,что упрощает пересылку данных, позволяя производить их асинхронную или пакетную передачу. Одновременно обеспечивается возможность реконфигурировать источники данных независимо от ЭПМ, а сами ЭПМ реконфигурировать независимо от источников данных. Этот регистр имеет функцию сдвига, управляет которой конечный автомат. Последовательные операции: операции,выполняемые путем последовательного выполнения некоторого слова данных или некоторого алгоритма. К таким операциям относятся последовательное умножение, последовательное деление, разложение в ряд. Неактивный режим: режим экономии электроэненргии, в котором ЭПМ, за исключением Ф-РЕГБЗП, отключены от напряжения питания. КА: конечный автомат, управляющий РАЛУ. Блок квитирования состояния: блок,управляющий передачей квитирующих сигналов о состоянии в РАЛУ. Состоит из мультиплексора и каскада с открытым коллектором,образующего драйвер шины. Блок синхронизации: блок, обеспечивающий синхронизацию ЭПМ с источниками и адресатами данных, а также контролирующий реконфигурирование ЭПМ. Одновременно выполняет функции по обеспечению режима одноразового срабатывания. Вентильный элемент: переключатель, который либо пропускает сигнал, либо блокирует его передачу. Простым аналогом является реле. Реконфигурирование: повторное конфигурирование произвольного количества ЭПМ, тогда как любое оставшееся количество ЭПМ продолжают выполнять их собственные функции (ср. "Конфигурирование"). Конечный автомат: логическая схема, которая может переключаться в различные состояния. Переключения между такими состояниями зависят от различных входных параметров. Подобные автоматы используются для управления выполнением сложных функций и известны из уровня техники. Условные обозначения применяемых терминов Инвертированный сигналQ 0 1 1 0 Операция, выполняемая вентильным элементом (G) ФОРМУЛА ИЗОБРЕТЕНИЯ 1. Реконфигурируемый процессор, прежде всего центральный процессор (ЦП), потоковый процессор (ПП), цифровой процессор сигналов(ЦПС), систолический процессор и/или программируемая вентильная матрица (ПВМ), который для обработки обрабатываемых данных имеет множество конфигурируемых элементовячеек, которые выполнены с возможностью реконфигурирования их функции и их объединения в сеть в процессе их работы, отличающийся тем, что конфигурируемыми ячейками являются программируемые арифметико-логические устройства, имеющие операционное устройство для выполнения основных математических и/или логических операций и адресуемое средство (Ф-РЕГБЗП, М-РЕГБЗП) задания функций и/или параметров объединения в сеть, позволяющее независимо от обрабатываемых данных задавать конфигурируемую функцию и/или параметры объединения в сеть. 2. Процессор п.1, отличающийся тем, что операционное устройство выполнено в виде расширенного арифметико-логического устройства (РАЛУ), для управления которым предусмотрен конечный автомат. 3. Процессор по п.2, отличающийся тем,что конечный автомат выполнен конфигурируемым. 32 4. Процессор по п.2 или 3, отличающийся тем, что конечный автомат предназначен для побитового мелкодетализованного конфигурирования. 5. Процессор по любому из пп.1-4, отличающийся тем, что средство задания функций и/или параметров объединения в сеть реализовано на базе регистров. 6. Процессор по любому из пп.1-5, отличающийся тем, что средство задания функций и/или параметров объединения в сеть предназначено для крупнодетализованного задания арифметических и/или логических операций с использованием в каждом случае нескольких бит. 7. Процессор по любому из пп.1-6, отличающийся тем, что предусмотрено средство хранения операндов и/или результата (О-РЕГ, РРЕГсдв). 8. Процессор по любому из пп.1-7, отличающийся тем, что предусмотрен управляющий подключением к шине блок для передачи данных на внешние по отношению к конфигурируемым элементам шинные системы, при этом указанный управляющий подключением к шине блок позволяет считывать данные из шинной системы, а средство задания функций и/или параметров объединения в сеть предназначено для обращения к шине по развязывающей схеме. 9. Процессор по любому из пп.1-8, отличающийся тем, что предусмотрена управляющая схема, позволяющая прекращать подачу тактовых сигналов и/или напряжения питания в элементы-ячейки (ЭПМ). 10. Способ управления работой процессорной системы, имеющей множество конфигурируемых логических элементов с программируемыми арифметико-логическими устройствами,имеющими операционное устройство для выполнения основных математических и/или логических операций, при этом конфигурируемую функцию и параметры объединения в сеть задают в адресуемом средстве (Ф-РЕГБЗП, МРЕГБЗП) задания функций и/или параметров объединения в сеть.